40nm BSI CMOS Image Sensor预览

实践）*。具体而言，光学焊盘 3 刻蚀 (Optical Pad 3 Etch) 针对的是该多层堆叠中的特定介质层，通常需要精确的“停止在某一层”(stop-on-layer) 控制，以避免损坏底层结构，同时适应具有不同关键尺寸的特征 [A1]。

该刻蚀工艺在物理上利用高密度电感耦合等离子体 (ICP) 或反应离子刻蚀 (RIE) 来实现高定向的材料去除 [P3]。对于 SiO₂ 或类似介质层的刻蚀，采用氟碳气体（如 CF₄、C₂F₆ 或 CHF₃）来驱动协同的化学-物理刻蚀机制 [P1]。其基本机制依赖于氟自由基与介质键反应生成 SiFx 等挥发性产物，同时定向离子轰击仅在沟槽底部为反应提供必要的活化能 [P1]。与此同时，等离子体中富含碳的自由基会在特征侧壁上沉积形成保护性聚合物膜，这抑制了横向化学刻蚀，并确保了高度各向异性的垂直轮廓 [P1]。通过仔细调节 CF 与 CHF 气体的比例，该工艺可以动态调节这种聚合速率，这是控制不同尺寸焊盘上深宽比相关刻蚀 (ARDE) 的关键机制 [A1]。

在 纳米尺度 技术节点，选择基于氟碳气体的干法等离子体刻蚀而非湿法化学刻蚀，是由对尺寸控制和垂直侧壁保真度的严格要求所决定的 [P3]。为了保持对底层刻蚀停止层或掩模材料的高刻蚀选择比，通常会添加含氢气体（如 CH₄ 或 H₂）以调节等离子体中的碳氟比 (C/F ratio) [P1]。提高 C/F 比能有效增强聚合物膜的形成速率，该膜对不含氧的表面（如硅或金属）的钝化作用比对正在被刻蚀的氧化物更强，从而显著提高选择比 [P1]。此外，如果使用碳基掩模，可以集成原位掩模保护策略——例如促进反应性表面位点进行选择性保护层沉积——以防止这些长时间焊盘刻蚀过程中的严重掩模侵蚀 [A2]。

工艺控制从根本上依赖于平衡源功率、偏置电压和气体停留时间；调制停留时间直接影响自由基的离解，并决定了介质刻蚀与钝化聚合物沉积之间的竞争 [P1]。在 40nm BSI 节点，管理光学焊盘开口的深宽比变得极具挑战性，因为随着焊盘关键尺寸的缩小，为了容纳光学隔离栅，背面介质厚度依然保持很大 [P3]。这种深刻蚀从根本上受到 RIE 滞后效应 (RIE lag) 的限制，这是一种由于反应物传输受限和离子通量衰减导致较小特征比较大特征刻蚀明显缓慢的现象 [P2]。因此，需要先进的工艺调制，例如循环沉积-刻蚀方案或动态刻蚀停止层形成（反向 ARDE），以补偿这些传输限制并确保整个传感器阵列中焊盘开口深度的均匀性 [A1]。