40nm BSI CMOS Image Sensor预览

热氧化工艺生长的，氧气扩散穿过现有的生长中氧化膜并与硅衬底发生反应 [T1]。其生长动力学通常从裸露表面的反应速率限制状态，随氧化层厚度增加转变为扩散限制状态，基本遵循线性-抛物线氧化模型 [P2]。在此热处理过程中，利用 O2、N2O 或 NO 等含氧环境气氛来驱动介电膜的形成 [A1]。在演进的 Si/SiO2 界面处，由于严重的界面应力约束，形成了一个包含未完全氧化硅和亚氧化物的电子高密度过渡层 [P1]。延长时间的高温生长本身提供了一种退火效应，促进了结构弛豫，将中间亚氧化物转化为稳定的化学计量比 SiO2，并释放局部应力，从而降低了界面层的平均电子密度和散射强度 [P1]。此外，局部氧化速率受到底层衬底掺杂浓度的调制，自然在重掺杂区域产生更厚的氧化层，以进一步缓解局部电场集中 [A2]。

相比于沉积介电材料，热生长 SiO2 因能实现极低的界面态密度和固定电荷密度而被选中，这对最小化阈值电压变化和沟道载流子散射至关重要 [T3]。较厚的氧化层从根本上阻止了直接隧穿漏电流，否则在超薄介电区域中，这将成为主要的漏电机制和严重的限制因素 [T1]。特定氧化环境气氛和温度曲线的选择直接决定了最终的界面陷阱密度以及氧化层在长期高场运行下的可靠性 [P3]。在此步骤中，参数交互高度耦合；例如，较高的温度会提高氧化速率并促进氧化层的粘性流动以缓解应力，但也会驱动底层阱区中不希望出现的掺杂剂扩散 [P3]。因此，必须严格优化热预算，以在所需的氧化层厚度和保持注入结深度之间取得平衡 [A2]。

在 40nm BSI（背照式）CMOS 图像传感器中，像素阵列和外围读出电路工作在不同的电压域下，这就需要进行精确的 DGOX 工程设计（工程实践）。尽管缩减器件尺寸通常需要更薄的栅极绝缘层以最大化驱动电流和电路速度 [T1]，但像素架构中的高压传输门和复位晶体管必须避免高亚阈值漏电和场致阈值电压漂移 [T1]。因此，厚栅氧化层作为阻隔栅极漏电和时间相关介电击穿的物理屏障，其功能目的与数字逻辑核心中使用的经高度缩放的超薄氧化层完全不同 [A2]。