40nm BSI CMOS Image Sensor预览

形厚度的通用侧墙间隔层刻蚀 [P1] 或各向同性的湿法去除步骤不同，这种 DGOX 硬掩模刻蚀必须实现高精度的各向异性图案转移，同时完美地停止在下方的薄衬垫氧化层上，以保护敏感的硅衬底 [P4]。该步骤的物理和化学机制依赖于反应离子刻蚀（RIE），它结合了等离子体自由基的化学反应性和加速离子的定向动量 [P4]。以碳氟化合物为主的气体混合物（如 CHF3 结合 O2 或 CO2）主要用于产生氟自由基，使 Si-N 键挥发 [P4]。为了平衡各向异性和选择性，该工艺通常采用两步序列 [P4]。第一步在较高的离子轰击下运行，以快速清除大部分氮化硅并保持垂直侧壁，确保严格的临界尺寸（CD）保真度 [P4]。当刻蚀前沿接近衬垫氧化层界面时，工艺切换到具有更高聚合气体比例的高选择性第二步 [P4]。这产生了一种差异化反应，即二氧化硅表面被碳氟聚合物钝化，而氮化硅继续刻蚀，从而防止等离子体击穿衬垫氧化层 [P4]。防止底层硅暴露至关重要，因为反应离子轰击会产生局部的晶格损伤，这些损伤在随后的热氧化过程中会成为层错和位错的成核点 [P4]。氮化硅被专门选作硬掩模材料，是因为其致密的原子结构能够有效地阻挡随后的高温厚栅氧化层生长过程中的氧扩散 [A2]。选择干法刻蚀而非湿法刻蚀是为了消除各向同性的横向钻蚀，确保 DGOX 边界的关键线宽得到精确保持 [P4]。射频（RF）偏置功率、腔室压力和气体比例等工艺参数决定了刻蚀速率、化学选择性和结构轮廓之间的关键权衡 [P4]。增加聚合前驱体的比例可提高 SiN 对 SiO2 的刻蚀选择性，但过度的聚合会带来微掩模和氮化物去除不完全的风险 [P4]。相反，增加 RF 偏置功率可改善刻蚀轮廓的垂直度，但会降低选择性，从而提高衬垫氧化层消耗和硅衬底损伤的风险 [P4]。对于 纳米尺度 背照式（BSI）CMOS 图像传感器而言，最小化界面缺陷密度对传感器性能至关重要 [P2]。在此硬掩模刻蚀过程中转移到硅衬底中的任何晶体损伤或表面粗糙度都将转化为界面陷阱态 [T2]。这些陷阱态会严重降低亚阈值摆幅 [T1]，并成为像素暗电流和白点缺陷的主要产生中心 （工程实践）。因此，管理晶圆级的刻蚀速率非均匀性并精确控制向选择性过刻蚀的转换时机，对于防止整个大规模像素阵列出现局部硅点蚀至关重要 [P4]。