40nm BSI CMOS Image Sensor预览

Nitride Hard Mask Etch

76/ 417

Ashing & Strip/Clean

Thick Gate Oxide Growth
69Sacrificial Oxidation70SACOX Removal71Thin Gate Oxide Growth72Nitride Hard Mask Deposition73Pre Litho Cleaning74Thick Gate Oxide - Photo75Nitride Hard Mask Etch76Ashing & Strip/Clean77Thick Gate Oxide Growth78Nitride Hard Mask Removal

工艺截面图

DGOX · DGOX8 · Ash / Strip (PR Removal)SiNgate ox (SiO2, thermal)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)

本步要点

选择SPM而非传统的碱性清洗(如氨水双氧水混合液,APM)是出于保持有源区表面平整度的需求 。

原理展开

在用于40nm BSI CMOS图像传感器的双栅氧(DGOX)模块中,需要多种栅极氧化层厚度以应对不同的工作电压 。在经过光刻图案化及随后的氮化物硬掩膜干法刻蚀后,晶圆表面会残留一层较厚的聚合光刻胶和氟碳刻蚀残留物 。这一特定的灰化(Ashing)与剥离/清洗步骤被精确部署在高温厚栅氧化生长之前,旨在彻底清除这些有机物和聚合物 。如果光刻胶和刻蚀副产物未能被彻底清除,残留的碳和金属杂质会在后续的热氧化过程中进入硅衬底,从而严重降低栅氧化层的完整性 。该步骤在工艺

流程中与其他剥离工艺不同,因为其紧随其后的下游工艺是关键的热氧化步骤,该步骤对表面微粗糙度或污染的容忍度几乎为零 。

灰化与剥离/清洗序列采用两阶段的物理-化学机制,以确保获得原始的表面状态 (工程实践)。首先,通常使用基于氧气的等离子体灰化工艺来快速氧化并挥发主体有机光刻胶,将碳基聚合物转化为CO和CO2等气体副产物 。然而,仅靠等离子体灰化不足以去除在先前的氮化物硬掩膜干法刻蚀中产生的高度交联的氟碳聚合物 (工程实践)。因此,随后的湿法清洗依赖于高氧化性化学品,例如硫酸双氧水混合液(SPM),它利用H2SO4和H2O2的强氧化能力来化学分解残留的顽固有机污染物 。这种放热反应能够高效地断裂碳-碳键,同时保持极佳的选择性,几乎不会刻蚀底层的暴露材料 。

选择SPM而非传统的碱性清洗(如氨水双氧水混合液,APM)是出于保持有源区表面平整度的需求 。APM含有NH4OH,它能提供氢氧根(OH−)离子,从而化学刻蚀SiO2和硅表面,导致表面微粗糙度增加 。在先进工艺节点中,这种诱导产生的粗糙度会成为局部电场增强的源头,直接降低击穿电压并损害栅介质的长期可靠性 。因此,此处优先采用以SPM为核心的湿法清洗,通过对工艺温度、化学成分和浸泡时间的协同优化,可以在不损伤表面的前提下实现有机物去除效率的最大化 。

此外,必须仔细控制灰化等离子体的功率和气体混合比例,以防止等离子体诱导的物理损伤或光刻胶杂质深入注入衬底 。在纳米尺度技术节点,等效氧化层厚度(EOT)的要求决定了即使是亚纳米级的表面降解或污染,也会导致栅极漏电流呈指数级增加 。由于厚栅氧区域经历了双栅集成中固有的复杂“生长-刻蚀-再生长”循环,暴露的表面对剥离和清洗阶段使用的化学品高度敏感 。任何由清洗不彻底导致的局部缺陷或陷阱电荷都会引起阈值电压漂移并加剧短沟道效应,因此对该剥离/清洗步骤进行严格控制对于器件的整体良率和功能至关重要 。

风险与挑战

  • [高] 栅极氧化层完整性退化:光刻胶或蚀刻聚合物清除不彻底会在表面留下碳质残留物,这些残留物随后会在厚栅极氧化层生长过程中发生分解 。这些残留物会引入界面陷阱和固定电荷,从而降低双栅极氧化层的击穿电压和长期可靠性 。

  • [高] 表面微粗糙度:在灰化(ashing)后使用过于激进的碱性清洗化学品(如 APM)会导致氢氧根离子对暴露的硅或残留氧化层产生化学侵蚀 。这会产生表面微粗糙度,形成局部电场增强点,从而导致介质过早击穿 。

  • [中] 等离子体诱导的衬底损伤:在干法灰化阶段,过高的射频等离子体功率或长时间的暴露会导致高能氧离子对暴露的有源区产生物理轰击 。这种物理损伤会破坏晶格对称性,产生作为复合中心的亚表面缺陷,并降低载流子迁移率 。

  • [中] 聚合物硬化:如果灰化温度与刻蚀后氟碳残留物的化学性质不匹配,残留的聚合物可能会进一步交联或硬化,而不是挥发 (Engineering Practice)。这种硬化会严重阻碍后续 SPM 湿法清洗工艺对残留物的化学溶解能力,导致在后续集成步骤中产生遮蔽缺陷 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • Sacrificial Oxidation
  • SACOX Removal
  • Thin Gate Oxide Growth
  • Nitride Hard Mask Deposition
  • Pre Litho Cleaning
  • Thick Gate Oxide - Photo