P-Well Ion Implantation - 40nm 工艺步骤

保持陡峭的阱边界需要严格受限的热预算，确保注入的掺杂剂在修复晶格损伤的同时，不会发生显著的横向或纵向热扩散。

在纳米尺度背照式（BSI）CMOS图像传感器的制造中，P-Well离子注入（IIP）步骤为外围NMOS器件建立了基础的p型体区。在“外围P-Well IIP - 光刻”步骤之后，图案化的光刻胶层仅暴露出指定的NMOS有源区和隔离区，而覆盖晶圆的其余部分。此注入工艺将受主杂质引入硅衬底，以精确调节局部电导率，并将费米能级向价带方向移动。该注入完成后，随后的去胶（Ashing）与剥离/清洗步骤将去除硬化的光刻胶掩模，为后续的N-Well接触IIP序列做好准备*

（工程实践）*。

P-Well形成的物理机制依赖于高能离子注入，随后进行精确受控的热激活。通常选择硼作为掺杂剂，因为其受主能级允许在工作温度下实现空穴的高效热激发，从而显著改变本征载流子浓度。在注入过程中，高能硼离子穿透硅晶体，通过高能下的连续电子阻止和低能下的弹性核碰撞相结合的方式减速。通过采用高注入能量，该工艺形成了逆向掺杂分布（retrograde doping profile），其特征在于衬底深处掺杂浓度较高，而表面附近浓度较轻。这种特定的分布既能防止表面迁移率退化，又能提供阱底的低电阻路径，以抑制寄生双极效应并提高抗闩锁能力。

注入参数的选择涉及剂量、能量和掩模材料性能之间的权衡。光刻胶掩模必须足够厚，以阻挡高能离子穿透进入非预期区域。然而，当离子穿过非晶态光刻胶时，会发生角度随机化，导致掩模边缘附近的横向离子散射。这些散射离子可能以浅角射出光刻胶并进入距离预期边界约微米尺度范围内的邻近硅区域，从而局部改变附近互补器件的阈值电压。为了在不产生过量横向扩散的情况下对抗短沟道效应和穿通效应，现代工艺采用不同能量的级联注入来构建定制的逆向分布，而不是依赖长时间的高温推进扩散。

在纳米尺度混合信号技术（如BSI CIS）中，最小化噪声耦合和瞬态电荷收集至关重要。外围的P-Well通常嵌入深N-Well中以形成三阱结构，从而为数字逻辑NMOS器件与敏感的模拟像素阵列之间提供可靠的电气隔离。这种三阱隔离改变了内部电势分布和瞬态载流子传输路径，有效地降低了衬底噪声耦合和单粒子电荷收集。保持陡峭的阱边界需要严格受限的热预算，确保注入的掺杂剂在修复晶格损伤的同时，不会发生显著的横向或纵向热扩散。

[高] 掩模边缘横向离子散射：高能硼离子注入在光刻胶中发生核散射，导致离子从掩模边缘射出并注入到相邻未曝光的有源区中。这种非预期的表面掺杂改变了邻近器件的有效沟道浓度，从而导致显著的阈值电压漂移和器件失配。
[高] 闩锁效应敏感性：如果深层注入能量或剂量不足，阱底部电阻将保持过高。高阱电阻无法有效导出寄生空穴电流，从而增加局部电位降并使源极到阱的结正向偏置，这可能触发寄生双极型闩锁效应。
[中] 晶格损伤退火不完全：离子注入工艺固有的特性会将硅原子从晶格位置撞出，从而产生点缺陷和非晶区。如果随后的热预算不足以使填隙硅与空位复合，残留的螺型位错将充当产生-复合中心，从而增加结漏电流。
[中] 次表面穿通：虽然逆向阱（retrograde well）保持较低的表面浓度以维持沟道迁移率，但阱内稍深处的浓度必须足够高，以防止源极和漏极耗尽区合并。如果中间能量注入的剂量太低，器件将容易受到次表面穿通漏电的影响。

保持陡峭的阱边界需要严格受限的热预算，确保注入的掺杂剂在修复晶格损伤的同时，不会发生显著的横向或纵向热扩散。

（工程实践）*。

[高] 掩模边缘横向离子散射：高能硼离子注入在光刻胶中发生核散射，导致离子从掩模边缘射出并注入到相邻未曝光的有源区中。这种非预期的表面掺杂改变了邻近器件的有效沟道浓度，从而导致显著的阈值电压漂移和器件失配。
[高] 闩锁效应敏感性：如果深层注入能量或剂量不足，阱底部电阻将保持过高。高阱电阻无法有效导出寄生空穴电流，从而增加局部电位降并使源极到阱的结正向偏置，这可能触发寄生双极型闩锁效应。
[中] 晶格损伤退火不完全：离子注入工艺固有的特性会将硅原子从晶格位置撞出，从而产生点缺陷和非晶区。如果随后的热预算不足以使填隙硅与空位复合，残留的螺型位错将充当产生-复合中心，从而增加结漏电流。
[中] 次表面穿通：虽然逆向阱（retrograde well）保持较低的表面浓度以维持沟道迁移率，但阱内稍深处的浓度必须足够高，以防止源极和漏极耗尽区合并。如果中间能量注入的剂量太低，器件将容易受到次表面穿通漏电的影响。

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战