40nm BSI CMOS Image Sensor预览

壳 [P4]。完全且无损地去除这种复合有机层至关重要，因为任何残留的聚合物微掩模都会破坏 40nm CMOS 图像传感器外围逻辑器件所需的精确空间掺杂分布 [A3]。该工艺的物理机制通常依赖于两阶段干法灰化与湿法清洗的结合 (Engineering Practice)。在等离子体灰化阶段，微波或射频能量激发进气气体，产生高密度的化学活性自由基 [P1]。例如，在优化的等离子体化学工艺中，原子氧（O）和羟基自由基（OH）等活性物种扩散至晶圆表面，并与有机聚合物基体发生反应，断裂稳定的 C–C 和 C–H 键 [P1]。这些由自由基驱动的反应将碳质光刻胶氧化为挥发性物质（主要是 CO 和二氧化碳），随后被真空系统抽出 [P1]。由于硬化的光刻胶外壳极易发生进一步的热交联，常规的高温灰化可能会意外地将光刻胶转化为难以处理的残留物 [P4]。为了防止这种情况，该工艺利用低温、以自由基为主导的等离子体机制——通常在较高的腔体压力下运行——以最大限度地提高化学碰撞频率，同时最小化破坏性的物理离子溅射 [P1]。此步骤的材料和方法选择重点在于平衡快速剥离动力学与严格的基底保护 [A1]。在此处通常避免使用常规的高温氧等离子体，因为过高的热负荷会加剧光刻胶硬化，使残留物对后续化学处理产生极强的抗性 [P4]。相反，工艺中可能会引入水蒸气等分子添加剂，以降低灰化反应的活化能并提供充足的 OH 自由基，从而在显著较低的晶圆温度下高效地使硬化的聚合物挥发 [P1]。在干法灰化之后，采用针对性的湿法化学清洗来溶解残留的有机金属络合物和颗粒污染物 [A1]。湿法清洗配方通常使用选择性氧化剂和螯合剂，在不过度腐蚀暴露的浅沟槽隔离（STI）氧化物或使裸露的有源硅区表面粗糙化的前提下，捕获游离的金属杂质 [A1]。在 纳米尺度 技术节点，背照式（BSI）CMOS 图像传感器的外围电路对阈值电压的变化要求极高的控制，而这对抗缺陷态高度敏感 [P2]。剥离过程中不受控的等离子体暴露可能会在硅-电介质界面引入陷阱态，或在相邻的隔离结构中嵌入未补偿电荷，从根本上改变局部静电特性 [T1]。因此，确保等离子体灰化在化学驱动的低离子能量模式下运行，对于在不降低高度缩放的外围逻辑晶体管的亚阈值特性和载流子迁移率的前提下清除注入后的外壳至关重要 [P1]。