40nm BSI CMOS Image Sensor预览

Ta-based liner deposition

237/ 417

Cu Seed deposition

Metal 5 Cu deposition
236Ta-based liner deposition237Cu Seed deposition238Metal 5 Cu deposition239Cu CMP240Ta-based liner CMP241Post CMP Cleaning242ILD 6-1 Deposition243ILD 6-2 Deposition244Pre Litho Cleaning

工艺截面图

MET6 · Cu Seed DepositionIO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)SiO2CESLCuTaPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)gate ox (SiO2, thermal)

本步要点

此处的种子层必须能够支撑大体积的 Cu 电镀,同时确保高电流密度下的出色电迁移阻抗 。

原理展开

在用于最先进超大规模集成电路 (ULSI) 器件的大马士革 (Damascene) 工艺中,铜是通过电化学沉积 (ECD) 进入图案化电介质中的 。然而,ECD 需要在扩散阻挡层上覆盖一层连续的金属成核层,以启动均匀电镀并提供导电路径 。在 MET6 模块中沉积 Ta 基衬层之后,此步骤建立了必要的导电 Cu 基础 。与低层金属不同,40nm BSI CMOS 图像传感器中的 MET6 通常作为较厚的供电路由层或顶层互连使用 (工程实践)。因此,此处的种子层必须能够支撑大体

积的 Cu 电镀,同时确保高电流密度下的出色电迁移阻抗 。

传统的物理气相沉积 (PVD) 利用电离氩等离子体将 Cu 原子从靶材溅射到晶圆上 。为了优化特征结构内部的覆盖率,现代工艺采用中等程度的晶圆偏压,以在离子轰击与中性 Cu 原子沉积之间建立平衡 。该偏压将 Cu 离子垂直引导至沟槽内,在底部和侧壁形成连续层 。然而,在高度微缩的结构中,种子层可能会变得不连续,从而迫使电沉积的 Cu 以孤立的颗粒岛状形式成核,而非形成平滑、连续的薄膜 。为了缓解这一问题,先进沉积技术可能会结合热回流 (thermal reflow) 步骤,利用表面能和化学势梯度驱动 Cu 原子沿侧壁迁移,有效预填充特征结构并降低有效纵横比 。

纯 Cu 是标准的种子材料,因为它与主体 ECD Cu 具有相容性,可作为关键的电子传输层和成核层 。为了增强长期互连可靠性,种子层中可掺入微量杂质(如锰、铝或锡)进行合金化 。在随后的热处理或覆盖层沉积过程中,这些杂质会扩散并偏析到晶界或界面处,从而显著降低铜原子的晶界扩散速率 。这种偏析机制从根本上抑制了电迁移,电迁移遵循阿伦尼乌斯扩散方程 (Arrhenius diffusion equation),其中原子运动的活化能被有效提高 。

溅射功率、晶圆偏压和衬底温度等工艺参数必须进行细致的协同优化;过高的偏压会导致底层 Ta 衬层被再溅射,而不足的温度则会抑制实现均匀覆盖所必需的表面迁移率 。在 40nm 节点,尽管 MET6 的尺寸较局部互连更为宽松,但累计热预算和结构完整性的要求依然严苛 (工程实践)。在此选择优化的 Cu 种子工艺可确保后续的大体积电镀不会形成侧壁或线顶空洞,从而保证稳健的器件良率 。

风险与挑战

  • [高] 种子层覆盖不连续:如果侧壁上的 Cu 种子层过薄或不连续,后续电沉积电流密度会在局部集中,导致在孤立岛状区域优先生长,从而产生严重的空洞 。
  • [中] Ta 衬层再溅射:在 PVD 沉积过程中施加过高的晶圆偏置(wafer bias),会导致高能 Cu 离子轰击并刻蚀掉下方的 Ta 基阻挡层,从而破坏其扩散阻隔性能 。
  • [中] 种子层氧化(队列时间失效):增加种子层沉积与电镀之间的队列时间(queue time),会使薄 Cu 层表面发生环境氧化,从而降低有效成核密度,并产生更粗糙、离散的沉积物 。
  • [低] 过度的场区沉积(悬垂):中性沉积与离子轰击之间的平衡不佳,会导致 Cu 在沟槽开口处过度堆积,产生悬垂(overhang)现象,在特征结构完成底部填充之前将其封口 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • METAL 6 TRENCH - Photo
  • ILD 5-2 Oxide Etch
  • Ashing
  • Ta-based liner deposition
  • Metal 5 Cu deposition
  • Cu CMP