40nm BSI CMOS Image Sensor

在40nm背照式（BSI）CMOS图像传感器（CIS）的背景下，深沟槽隔离（DTI）对于相邻像素之间的光学和电学隔离至关重要 [A1]。在完成深沟槽各向异性刻蚀以及后续的清洗和干燥步骤后，必须使用介质材料填充刻蚀后的沟槽，以提供这种必要的隔离 [A1]。SiN填充步骤将氮化硅沉积到这些高深宽比的沟槽中，以形成稳固的介质阻挡层和结构填充 [T1]。氮化硅因其能够作为有效的扩散阻挡层及其特定的折射率特性而被应用于沟槽结构中，这有助于图像传感器的光学约束 [A2]。该沉积工艺将完全填满沟槽体积，并在晶圆表面留下覆盖层，直接为后续的化学机械平坦化（CMP）步骤做好准备；CMP工艺将去除多余的氮化硅，从而使表面平坦化以进行后续集成 [T1]。根据所需的台阶覆盖率（conformality）和热预算，将氮化硅沉积到高深宽比沟槽中可以通过低压化学气相沉积（LPCVD）或原子层沉积（ALD）实现 [A1]。在化学气相沉积过程中，二氯硅烷和氨气等前驱体气体在高温下发生反应，在晶圆表面形成固态的 Si₃N₄ [P1]。如果采用ALD来实现原子级的台阶覆盖率，该工艺依赖于自限制化学吸附，其中初始的物理吸附以及随后在生长表面上的配体消除过程决定了沉积速率 [P2]。然而，由于胺基封端的氮化表面上的物理吸附能较弱，与二氧化硅相比，氮化硅的ALD工艺从根本上需要明显更长的前驱体暴露时间 [P2]。随着填充过程中薄膜的积累，由于化学计量比的变化和晶格内氢的掺入，通常会产生内源性拉应力 [P1]。氮化硅因其高密度、出色的化学惰性以及良好的物理性能而被选用于图像传感器的DTI填充 [P3]。此外，致密的 SiN 可作为优异的气密性衬垫和扩散阻挡层，防止水分和氧气进入，保护相邻的有源硅区域免受污染和不必要的氧化 [A2]。沉积温度、腔室压力和气体前驱体比例等工艺参数直接决定了薄膜的化学计量比和残余应力 [P1]。如果累积应变超过了材料的断裂韧性，厚 SiN 薄膜中的高内源性拉应力可能导致严重的晶圆翘曲或灾难性的开裂 [P1]。为了减轻这种机械不稳定性，可以采用先进的沉积技术，例如通过中间晶圆旋转的多步沉积来重新分布单轴应变，或者利用沉积后退火来松弛并重新分布沟槽结构内的残余应力 [P1][A1]。在40nm技术节点下，DTI结构极高的深宽比要求采用高度保形的沉积技术，以防止沟槽中心形成空洞 [P1]。此外，必须精确调节由 SiN 填充引入的机械应力，因为应力耦合至相邻的硅有源区会从根本上改变局部晶格常数以及能带结构的 E-k 关系 [T3]。不可控的应力可能会无意中调节载流子的有效质量和迁移率，从而导致器件饱和电流的变化并降低像素间的一致性，因此应力释放机制对于高良率的40nm BSI CIS制造至关重要 [A1]。

• [高] 沟槽空洞或缝隙形成：沉积过程中的阶梯覆盖不完整会导致高深宽比沟槽顶部过早发生夹断（pinch-off），从而在 DTI 结构内部留下未填充的空洞 [A1]。前驱体扩散的动力学限制以及深沟槽内较弱的物理吸附能进一步加剧了这一问题 [P2]。

• [高] 薄膜开裂与晶圆翘曲：随着沟槽填充和覆盖层（overburden）形成过程中 SiN 薄膜厚度的增加，固有拉伸应力的积累可能会超过机械稳定性的临界阈值 [P1]。这种宏观应力表现为严重的晶圆弯曲，从而阻碍后续的光刻或 CMP 步骤，或者导致氮化膜中出现微观裂纹扩展 [P1]。

• [中] 应力诱导的迁移率退化：来自致密 SiN 填充物的机械应力耦合至相邻的晶体硅中，改变了晶格常数和基本的 E-k 关系 [T3]。这种局部应变会无意中调节载流子的有效质量和迁移率，导致器件饱和电流根据局部几何结构产生不理想的波动 [A1]。

• [低] 高氢含量掺入：如果沉积温度或反应物能量不足，前驱体配体的消除将不完全，从而以 Si-H 和 N-H 键的形式将氢捕获在薄膜内部 [P3]。这些被捕获的氢随后可能会扩散并产生界面缺陷，从而损害电隔离性能并增加图像传感器中的暗电流 （工程实践）。