40nm BSI CMOS Image Sensor登录后免费

在侧墙间隔物（SWS）形成及后续清洗之后，NMOS 源/漏极（S/D）和浮空扩散区（FD）的离子注入（IIP）步骤用于建立重掺杂的 N+ 区域 [T1]。此工艺步骤是为 NMOS 逻辑晶体管提供低电阻接触区域，并在像素架构内形成电荷-电压转换节点（即浮空扩散区）的基本要求 [P3]。在间隔物形成后执行此高剂量注入，可确保掺杂剂的峰值分布与栅极边缘在横向上保持偏移 [T1]。