40nm BSI CMOS Image Sensor预览

此外，与高度微缩的Metal 1和Metal 2层相比，M3通常具有稍显宽松的节距（pitch），但仍需严格的缺陷控制，以便为后续的Cu CMP平坦化步骤制备均匀的表面形貌 [P2]。

Cu ECD工艺的核心机制依赖于受局部电流分布和添加剂吸附动力学控制的耦合电化学沉积与质量传输系统 [P2]。在高深宽比的双大马士革结构中，采用包含抑制剂、加速剂和平整剂的多添加剂槽液来实现真正的自底向上（bottom-up）填充 [P2]。抑制剂在质量传输迅速的通孔开口处抑制沉积，而加速剂则在特征底部局部增强沉积速率 [P2]。平整剂引入了扩散控制的抑制效应，抑制高流动区域的过度生长并防止中心缝隙的形成 [P2]。为了进一步优化填充形貌，通过脉冲反向（PR）电流来去除顶部悬垂，并利用周期性的反向溶解刷新扩散层 [P2]。

相比物理气相沉积（PVD），选择电化学沉积进行本体填充是因为其具有实现超共形（superconformal）、自底向上填充且无夹断（pinch-off）空洞的独特能力 [P2]。沉积动力学对施加的电流密度和添加剂浓度的精确平衡高度敏感 [P2]。提高平整剂浓度可显著增强流速依赖的抑制差异，这是缩短电镀时间同时确保通孔完美填充的关键控制措施 [P2]。通过脉冲恒电流方法管理瞬时过电位，可调节成核密度并抑制析氢等寄生反应，从而确保晶粒的连续生长 [P1]。此外，作为初始电子转移基础的底层Cu籽晶层的质量，直接决定了ECD铜的形貌演变和空间均匀性 [P3]。

在40nm节点，器件的持续微缩必然会增加互连通孔电阻，从而升高RC延迟和电路功耗的风险 [A2]。对于背照式（BSI）CMOS图像传感器，M3作为关键的信号路由层，其结构完整性和最小化电阻对于保持快速的像素读出速度至关重要 （工程实践）。随着互连尺寸的缩小，晶界和界面处的电子散射会严重降低铜线的有效宏观导电率 [P1]。因此，需要精确控制ECD工艺参数（如PR脉冲占空比和络合状态），以最大化晶粒尺寸并最小化杂质掺入，从而确保后续的CMP工艺不会暴露出内部的结构空洞 [P2]。