40nm BSI CMOS Image Sensor预览

布线，但仍需要稳健的侧壁覆盖以防止 ECD 空洞的产生 （工程实践）。沉积的种子层必须足够厚，以防止晶圆表面产生过大的终端效应电压降，同时又必须足够薄，以避免在互连通孔顶部发生夹断 [P1]。物理气相沉积 (PVD) 是该步骤的主要方法，在该方法中，氩等离子体溅射 Cu 靶材，产生的金属离子和中性原子被导向晶圆 [P1]。入射的 Cu 原子在 Ta 衬层表面冷凝，形成连续的多晶薄膜 [A2]。种子层的共形性由离子轰击与中性 Cu 沉积之间的基本平衡所决定 [P1]。晶圆偏压是一个关键的控制参数；施加适度的偏压可以调节入射 Cu 离子的轨迹，将其引入高深宽比特征的深处，从而改善底部和侧壁的覆盖率 [P1]。如果种子层太薄或不连续，后续 ECD 步骤中的电流密度会局部集中在孤立的 Cu 岛上，导致颗粒状且粗糙的沉积形貌，这不可避免地会导致空洞 [P3]。为了增强覆盖率，可以利用热回流机制，即通过升温驱动 Cu 原子从特征侧壁向底部表面扩散，从而在电镀前有效地降低几何深宽比 [P1]。虽然诸如 ALD 或 CVD Cu 种子层等替代方法提供了更优越的理论共形性 [P2]，但 PVD 凭借其高沉积速率、与 Ta 基衬层的良好附着力以及整体工艺成熟度，依然是 纳米尺度 MET3 工艺的行业主力 （工程实践）。先进的集成方案有时会包含超薄 ALD 氧化铜，随后通过甲酸进行还原 [P2]，或者结合 ALD CuNx 与高温 PVD 以诱导热分解和特征间的无缝合并 [A1]。然而，对于 MET3 布线而言，经过精确调整晶圆偏压的标准 PVD 通常已经足够 [P1]。该工艺必须仔细协同优化溅射功率、腔室压力和晶圆偏压，以控制 Cu 通量的电离分数和方向性 [P1]。此外，必须严格缩短 Cu 种子层沉积与后续 ECD 步骤之间的停留时间 (Q-time)；长时间暴露在环境条件下会导致 Cu 表面氧化，这会急剧降低有效成核密度，并在电镀过程中导致孤立的颗粒生长 [P3]。在 40nm 节点，双大马士革沟槽的物理尺寸为金属化带来了严峻的质量输运和成核挑战 [P3]。超薄 Cu 种子层固有的薄层电阻成为一个限制因素，加剧了 ECD 过程中的终端效应（从晶圆边缘到中心的电压降）[P3]。如果种子层无法提供连续的电子传导，所导致的填充不均匀会直接影响器件良率并增加互连 RC 延迟，从而损害微缩器件的开关速度和功耗 [T2]。因此，对 PVD 工艺进行精确的物理调控，以确保在 Ta 阻挡层上形成连续、低电阻率的薄膜，对于维持集成电路的整体电气完整性和性能至关重要 [T1]。