40nm BSI CMOS Image Sensor预览

Cu Seed deposition

238/ 417

Metal 5 Cu deposition

Cu CMP
236Ta-based liner deposition237Cu Seed deposition238Metal 5 Cu deposition239Cu CMP240Ta-based liner CMP241Post CMP Cleaning242ILD 6-1 Deposition243ILD 6-2 Deposition244Pre Litho Cleaning

工艺截面图

MET6 · Cu ElectrofillIO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)CuSiO2CESLTaPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)gate ox (SiO2, thermal)

本步要点

金属5铜沉积在阻挡层界面形成连续的铜层，以抑制原子迁移并增强电迁移可靠性 。

原理展开

Metal 5 (M5) 铜沉积步骤对于形成后段工艺 (BEOL) 双大马士革结构中的第五层布线至关重要 。在沉积 Ta 基阻挡层和铜晶种层之后，此步骤在随后的化学机械平坦化 (CMP) 步骤之前，利用本体铜完全填充高深宽比的 V5 通孔和 M5 沟槽 。铜被用作互连材料，是因为其低电阻率和高容许电流密度有助于缓解缩放集成电路中严重的电阻-电容 (RC) 延迟 。随着晶体管尺寸的缩小以及为提高开关速度而增加驱动电流 ，由于尺寸效应，互连通孔面临显著的电阻增加 。与主要针对

超紧凑间距局部布线进行优化的底层金属（M1 至 M4）不同，40nm BSI CMOS 图像传感器中的 M5 层通常作为用于配电或光学屏蔽的更厚、低电阻层，因此需要极其稳健的本体填充 。该步骤的物理操作依赖于由时间依赖的“自底向上”填充机制驱动的电化学沉积 (ECD) 工艺 。该机制受电镀液中多种有机添加剂的协同相互作用控制，通常包括抑制剂（如聚乙二醇，PEG）、加速剂（如双(3-磺丙基)二硫化物，SPS）以及起稳定作用的氯离子 。当晶圆浸入并施加电流时，瞬态扩散和表面吸附动力学主导了初始阶段 。PEG 会强烈吸附在暴露的铜表面，但由于其在上部侧壁上的快速吸附和消耗，其向高深宽比特征内部的扩散速度极慢 。相反，加速剂 SPS 更快地扩散到通孔内部，并表现出较慢的吸附动力学，从而使其能够逐渐置换通孔底部弱结合的 PEG 。这种空间差异产生了一种动态演变的表面覆盖层，其中抑制剂抑制了顶部的电镀，而加速剂在底部富集，从而引发了显著更高的局部沉积速率，实现了无空洞填充 。选择电化学沉积而非物理气相沉积或化学气相沉积，是因为它具有独特的优势，能够在接近室温的条件下实现高深宽比结构的快速、无缺陷填充 。该工艺的成功严格受限于对施加电流密度、电镀液温度以及添加剂相对浓度等参数的调节，这些参数共同决定了瞬态扩散通量和吸附时间常数 。脉冲电镀模式也可用于控制瞬时过电位并最大限度地减少局部副反应，以确保高密度成核 。沉积后，铜膜通常会经历热退火步骤以驱动晶粒生长并减少内部散射 。在先进的金属化方案中，热退火还可用于驱动特定掺杂剂向铜-阻挡层界面移动，形成偏析层，从而显著抑制原子迁移路径并提高长期的电迁移可靠性 。对于 纳米尺度 技术，沟槽和通孔尺寸的缩放从根本上挑战了先前薄铜晶种层的完整性 。传统的强酸性电镀液在浸入时会导致极薄的铜晶种迅速腐蚀和溶解 。因此，M5 Cu ECD 工艺必须经过精心设计，以在几秒钟内启动瞬态自底向上生长，最大限度地缩短界面在完全被铜覆盖前处于不稳定状态的时间 。

风险与挑战

  • [高] 空洞形成（缝隙或通孔填充空洞）：当添加剂随时间变化的输运过程和协同相互作用未能建立起有效的自底向上填充时，就会发生这种失效 。如果抑制剂（PEG）未能充分阻挡顶部侧壁，或者加速剂（SPS）未能充分在底部富集，铜将以共形方式生长并在通孔顶部闭合，从而留下内部空洞 。

  • [中] 种子层溶解：传统的铜 ECD 工艺使用酸性电镀液，这会在热力学上腐蚀并溶解薄的 PVD 铜种子层 。如果进入步骤（浸入镀液与施加保护性阴极电流之间的时间）控制不够精确，高深宽比通孔底部的种子层可能会溶解，导致铜填充缺失并形成开路 。

  • [中] 电迁移与界面失效：铜-电介质或铜-阻挡层界面处较差的附着力或不完整的晶界演化会产生快速扩散路径 。如果沉积后的热退火不足，或者界面处的掺杂剂偏析不充分，结构在高电流密度下会发生原子迁移，从而降低可靠性 。

  • [低] 杂质引入与高电阻率：如果电流密度过高或添加剂浓度严重失衡，有机添加剂分解产生的过量副产物或残留的氯离子可能会永久滞留在快速生长的铜基体中 。这会破坏晶格，增加电子散射，并显著提高 M5 金属线的体电阻率 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • METAL 6 TRENCH - Photo
  • ILD 5-2 Oxide Etch
  • Ashing
  • Ta-based liner deposition
  • Cu Seed deposition
  • Cu CMP