40nm BSI CMOS Image Sensor预览

的最终接触焊盘）有着本质区别 [A1]。在 40nm 节点双大马士革（dual-damascene）方案的背景下，该步骤必须与先前已图案化的 Via 5 (V5) 结构无缝集成，通常需要使用牺牲性通孔填充材料来保护通孔底部，并防止在沟槽刻蚀过程中出现通孔拐角倒角（via-corner chamfering）[A1]。通过精确地落在下方的刻蚀停止层（如 SiCN）上，该工艺确保了下方的铜不会被过早暴露或溅射 [A1]。

在物理层面，该步骤依赖于由碳氟化合物等离子体驱动的离子辅助化学刻蚀机制 [P3]。在等离子体中，碳氟化合物前驱气体分解为活性的氟（F）自由基和聚合物（CFx）物种 （工程实践）。F 自由基化学侵蚀 SiOCH 低 k 介质网络，形成易挥发的硅基和碳基副产物，并从腔体中被抽走 [P3]。同时，离子轰击提供了打破沟槽底部化学键所需的活化能和方向性，从而确保了各向异性的轮廓 [P3]。为了保持侧壁平直并防止横向刻蚀，CFx 自由基会在离子轰击较小的垂直表面上沉积一层保护性的碳氟聚合物薄膜 [P1]。如果集成方案中使用金属硬掩模（如 TiN），氟自由基会与金属反应形成 TiFx 副产物；由于这些副产物挥发性较低，如果衬底温度未得到适当优化，它们可能会重新沉积在沟槽侧壁上，导致严重的轮廓畸变 [P1]。

特定碳氟化合物化学配比和工艺参数的选择，由刻蚀速率、各向异性以及介质保护之间的微妙平衡所决定 [P3]。气体混合物中较高的碳氟比（C/F ratio）会增强聚合物沉积，从而改善侧壁保护，但增加了微掩模效应（micro-masking）和沟槽底部刻蚀停止的风险 [P3]。相反，过量的氟或过高的离子能量会导致多孔 SiOCH 网络中严重的碳损耗和结构损伤，从而显著提高有效介电常数并降低互连可靠性 [P3]。为了减轻硬掩模或刻蚀停止层产生的低挥发性副产物的重新沉积，衬底温度通常保持在较高水平（例如 >50°C），以提高副产物的蒸气压 [P1]。此外，必须仔细调节 RF 偏置功率，以提供足够的离子方向性来清理沟槽底部，同时不击穿下方薄薄的 SiCN 层 [A1]。

在 纳米尺度 技术节点，互连微缩带来了严峻的物理和电气限制，使得该步骤的轮廓控制至关重要 [P2]。随着金属线宽和间距的缩小，局部电场和电流密度急剧增加，放大了诸如金属间介质随时间相关的介质击穿（IMD-TDDB）和应力诱导空洞等失效机制 [P2]。M6 沟槽轮廓中的任何弯曲（bowing）或底脚（footing）现象都会直接减少相邻铜线之间的介质间距，违反了先进 BEOL 微缩所建立的复杂布局设计规则 [P2]。因此，ILD 5-2 Oxide Etch 期间的精确尺寸控制不仅仅是一项几何要求，更是 CMOS 图像传感器布线层电气性能和长期可靠性的基本前提 [P3]。