40nm BSI CMOS Image Sensor预览

Metal 7 Al Metal Deposition

256/ 417

Ta-based liner deposition

Pre Litho Cleaning
245Bond Pad Cavity - Photo246ILD 6-2 Oxide Etch247ILD 6-1 SiCN Etch248ILD 5-2 Oxide Etch249ILD 5-1 SiCN Etch250ILD 4-2 Oxide Etch251ILD 4-1 SiCN Etch252ILD 3-2 Oxide Etch253Ashing & Strip/Clean254Ta-based Bottom Barrier deposition255Metal 7 Al Metal Deposition256Ta-based liner deposition257Pre Litho Cleaning258Metal 7 Bond Pad - Photo259Ta-Barrier etch260Al Metal Etch261Ta-Barrier etch262Ashing & Strip/Clean

工艺截面图

BONDPAD · B12 · Ta-based liner depositiongate ox (SiO2, thermal)IO/HV gate ox (SiO2; relative thickness shown schematically; IO device not shown in this cross-section)TiSi (low-temp anneal)n- LDD (31P+, self-aligned)P-pinning (11B+)P+ VSS contact (11B+)FD node (31P+)VT adjust (11B+, periphery channel)SiO2 liner (SACVD)SiO2 (SACVD bulk fill)n+ S/D (31P+)n+ N-well contact (31P+)p+ surface passivation (10B+)Liner SiO2 (RTP thermal)P-well (pixel array, 11B+)P-well (periphery, 11B+)PD N-well (31P+)N-well (periphery, 31P+)SiP-well (implanted region)SiO2CESLAlCuTaPMD 5 (SiO2)PMD 4 (SiO2)MET0 (W)PMD 3 (SiO2 · CMP overburden)W (contact fill)PMD 2 (SiO2 · body segment)TiN (barrier)Ti (adhesion)Ti/TiN linerPMD 1 (SiO2 · bottom segment)CESL 2 (SiNO)SiNCESL 1 (SiN)PolySWS pad ox (SiO2, PECVD)

本步要点

其物理机制依赖于建立稳定的金属-金属界面,其中 Ta 基薄膜必须对铝表现出优异的附着力,且不能形成高阻抗屏障 。

原理展开

在焊盘模块完成 Metal 7 铝层沉积后,必须在光刻之前沉积一层顶部 Ta 基衬垫层 。与本工艺流程中前期的后段工艺(BEOL)Ta 基衬垫沉积(例如步骤 155、171 和 187)不同——后者作为铜互连的底部和侧壁扩散阻挡层,以防止 Cu 扩散到低 k 电介质中 ——此特定步骤主要用作底层铝的保护性覆盖层和抗反射涂层(ARC)(工程实践)。它通过最大限度地减少曝光过程中的光反射,为后续的“Metal 7 焊盘 - 光刻”步骤做好准备,从而确保后续刻蚀

过程中焊盘关键尺寸(CD)的精确控制 (工程实践)。此外,它还能保护刚沉积的铝免受表面氧化,并为后续的封装工艺提供坚固且高附着力的界面 。Ta 基衬垫的沉积通常采用物理气相沉积(PVD),在平坦的铝表面上形成致密、均匀的金属或氮化物薄膜 。其物理机制依赖于建立稳定的金属-金属界面,其中 Ta 基薄膜必须对铝表现出优异的附着力,且不能形成高阻抗屏障 。在金属多层膜中,界面附着力和机械稳定性对于承受化学机械抛光(CMP)、背面减薄或引线键合过程中产生的热机械应力至关重要 。由于铝极易受到热膨胀失配和氧化的影响,致密的 Ta 基覆盖层可以物理限制 Al 晶粒,从而抑制小丘(hillock)的形成,并作为阻挡氧气和湿气进入的动力学屏障 。此外,通过沉积过程中的反应气体流量调节,可以调整 Ta 基薄膜的光学特性,以高效吸收特定的光刻波长,从而抑制光刻胶中的驻波 。钽和氮化钽(TaN)因其出色的化学稳定性、高熔点以及与现有金属化设备的工艺兼容性而被选用为此类覆盖层应用 。虽然 Cu 互连主要需要 Ta/TaN 来防止 Cu 扩散并改善种子层的润湿性 ,但 Al 焊盘利用 Ta 基材料的机械硬度和环境防护特性 。沉积工艺参数(如等离子体靶功率和反应气体(例如氮气)分压)直接相互作用,决定了薄膜的化学计量比、残余应力和复折射率 (工程实践)。增加氮气比例会使薄膜从高导电性的金属 Ta 相转变为电阻率更高的 TaN 相,后者能更有效地吸收紫外光以实现 ARC 目的,但同时也增加了焊盘结构的总串联电阻 。因此,工艺必须仔细平衡这些参数间的相互作用,以在保持封装所需的电连续性的同时,实现精密光刻所需的光学吸收率 (工程实践)。在 纳米尺度 背照式(BSI)CMOS 图像传感器中,焊盘结构必须满足复杂的封装要求,包括潜在的硅通孔(TSV)集成或倒装芯片键合 。随着器件尺寸和焊盘间距的缩小,管理电流密度和界面热管理对于防止电迁移和局部焦耳热变得至关重要 。在 Al 焊盘上使用坚固的 Ta 基衬垫可确保接触电阻在高电流密度下保持稳定,从而降低器件长期运行期间结构退化或空洞形成的风险 。

风险与挑战

  • [高] 界面附着力差与分层现象:界面附着力是确保多层金属堆叠热机械完整性的最重要特性 。如果在沉积 Ta 之前底层的 Al 表面出现轻微氧化或污染,Ta 基衬垫层将缺乏金属键合位点,并可能在后续的热循环或封装应力过程中发生分层 。

  • [中] 光学性能不佳(ARC 失效):Ta 基层作为后续光刻步骤的抗反射涂层 (ARC) (Engineering Practice)。如果反应溅射过程中的氮气流量比发生波动,薄膜的折射率和消光系数将偏离目标值,从而导致严重的光反射、驻波效应以及后续的光刻胶图形化缺陷 (Engineering Practice)。

  • [中] 高界面接触电阻:金属间接触依赖于最小化界面势垒和串联电阻 。过厚或氮含量过高的 TaN 覆盖层会显著增加键合焊盘的垂直电阻,从而降低最终封装器件的电信号性能和供电能力 。

  • [低] 高残余应力与 Al 丘疹(Hillock)形成:在较软的 Al 上沉积高模量的 Ta 基薄膜会产生显著的失配应力 。沉积过程中不当的温度或偏置功率设置可能会在 Ta 衬垫层中产生过大的压应力,这不仅可能导致衬垫层本身开裂,还可能迫使底层的 Al 通过微观薄弱点挤出形成丘疹 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • Bond Pad Cavity - Photo
  • ILD 6-2 Oxide Etch
  • ILD 6-1 SiCN Etch
  • ILD 5-2 Oxide Etch
  • ILD 5-1 SiCN Etch
  • ILD 4-2 Oxide Etch