40nm BSI CMOS Image Sensor预览

Post CMP Cleaning

286/ 417

CIS/ISP wafer bond pairing

RF surface activation CIS
286CIS/ISP wafer bond pairing287RF surface activation CIS288RF surface activation ISP289CIS/ISP Wafer Bond Align290CIS/ISP Wafer TC Bond291Post-Bond Anneal

工艺截面图

ISP WaferBOND · Wafer Pairing (CIS + ISP, unaligned)SiSiO2SiNCESLAlCuTaPMD 5 (SiO2)PMD 4 (SiO2)Ti (adhesion)TiN (barrier)W (contact fill)

本步要点

CIS/ISP晶圆配对建立了Cu-Cu键合点与介质界面之间的精确对齐,以实现原子扩散和化学键合的同时发生 。

原理展开

CIS/ISP晶圆配对步骤是封装模块中的关键集成节点,在此过程中,已完成全流程制造的背照式CMOS图像传感器(BI-CIS)晶圆与相应的图像信号处理器(ISP)晶圆进行逻辑和物理上的对接 。在经过最终的氧化物化学机械平坦化(CMP)及CMP后清洗后,晶圆表面呈现出高度平坦化的混合表面,由嵌入在介质基体中的铜焊盘组成 [P1, T3]。该配对步骤严格置于表面活化和光学对准之前,旨在确保在进行不可逆的混合键合序列之前,两片晶圆上相应的已知良品芯片(Known-Good Die

s)或匹配的功能性良率图谱能够相互关联 。与后续进行物理对准标记的对准步骤,或建立物理接触的热压(TC)键合步骤不同,该步骤的作用是确定指定的晶圆配对,验证输入CMP形貌的兼容性,并同步将它们装载入键合机台 。进行细致配对的根本必要性源于Cu-Cu混合键合对物理条件的严苛要求,即依赖于金属与金属间的原子扩散以及介质与介质间的化学键合同时发生 。由于最终的键合机制取决于初始的范德华力粘附,随后是跨界面的共价键形成,因此晶圆翘曲(bow)、弯曲(warp)或全局形貌上的任何宏观不匹配都会阻碍必要的紧密接触 [P1, P2]。通过在配对阶段评估CIS和ISP晶圆的CMP诱导铜凹陷(recess)、碟形坑(dishing)及介质侵蚀分布,该工艺可确保组合后的形貌变化处于防止界面间隙所需的严格公差范围内 。这为选定的晶圆对后续的RF等离子体或表面活化键合(SAB)步骤做好了充分准备,这些步骤要求表面洁净且紧密接触,以允许高密度的悬挂键有效相互作用并融合 [P3, A1]。预活化配对模块的战略性实施还有助于降低时间依赖性表面退化的风险 。混合键合表面,特别是暴露的铜互连线,极易发生自发氧化和空气中有机物污染,这两者都会成为实现高质量结所需的低温原子级重构的严重障碍 。通过在原位RF表面活化之前立即将晶圆配对至统一载具或装载口,可以严格最小化并同步等待时间,从而保持后续活化过程中产生的高表面能状态 。此外,这种物流配对支持异质层的先进集成,例如氧氮化物键合薄膜或low-k介质,这些层依赖于精确匹配的几何设计和表面能,以在温度敏感型图像传感器所需的降低热预算条件下实现稳健的直接键合 [T3, A1]。

风险与挑战

  • [高] 形貌轮廓不匹配:如果所选的 CIS 和 ISP 晶圆具有不兼容的 CMP 轮廓(例如 ,双方焊盘上均出现严重的铜盘蚀),则几何间隙将超过铜的热膨胀能力,导致 Cu-Cu 金属键合不完整并产生开路 [P1, P2]。
  • [中] 与时间相关的表面氧化:配对过程中过长的暂存延迟可能导致原生氧化铜生长至无法控制的厚度,从而严重限制后续表面活化步骤的氧化物去除效率,并阻碍原子级的重构 。
  • [中] 颗粒交叉污染:在环境控制不足的条件下对晶圆进行暂存和匹配,可能会在高度平坦化的介电表面上引入亚微米颗粒,这些颗粒会像物理楔子一样阻碍局部的范德华力粘附,并导致大规模的介电层间界面空洞 。
  • [低] 晶圆翘曲与应力不兼容:配对具有相反或高度不匹配的残余宏观应力(弓形/翘曲)的晶圆,可能会超过初始键合能,从而阻止键合波在随后的物理接触阶段传播,并导致局部剥离 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • RF surface activation CIS
  • RF surface activation ISP
  • CIS/ISP Wafer Bond Align
  • CIS/ISP Wafer TC Bond
  • Post-Bond Anneal