40nm BSI CMOS Image Sensor预览

RF surface activation ISP

289/ 417

CIS/ISP Wafer Bond Align

CIS/ISP Wafer TC Bond
286CIS/ISP wafer bond pairing287RF surface activation CIS288RF surface activation ISP289CIS/ISP Wafer Bond Align290CIS/ISP Wafer TC Bond291Post-Bond Anneal

工艺截面图

ISP WaferBOND · IR Wafer Align (Cu pads registered)SiSiO2SiNCESLAlCuTaPMD 5 (SiO2)PMD 4 (SiO2)Ti (adhesion)TiN (barrier)W (contact fill)

本步要点

在混合键合的背景下,最小化横向偏移可确保顶部和底部铜焊盘之间尽可能大的重叠面积 。

原理展开

在完成 RF 表面活化后,CIS 和 ISP 晶圆表面具有高密度的悬挂键和较高的表面能状态 。在这些高反应性表面进行物理接触之前,必须在 CIS/ISP 晶圆键合对准(Wafer Bond Align)步骤中进行精确对准 。与之前的晶圆键合配对步骤不同(该步骤仅处理将特定 CIS 晶圆分配给相应 ISP 晶圆的逻辑工作),此对准步骤决定了两个衬底之间精确的空间对准关系(x、y 和角度 $\theta$)。这种精确定位是后续晶圆 TC(热压或直接接触)键合步骤的严格前提,可确保数百万

个微观互连结构精确重叠 。如果没有严格的亚微米级对准精度,顶层和底层互连结构的直接键合将会失败,从而切断功能性三维集成电路所需的垂直电气连接 。

对准机制依赖于复杂的光学对准系统,该系统可检测嵌入在两个晶圆金属化层中的基准标记 。由于全厚度晶圆对可见光基本不透明,因此通常采用红外 (IR) 光学系统,透过硅衬底捕捉对准目标点的相对位置 。系统计算矢量偏移量并驱动高精度机械平台来校正失调 (Engineering Practice)。这种空间精度的物理要求在本质上类似于光刻对准,即叠对精度通常必须保持在最小特征尺寸的一小部分范围内,以避免短路或接触失效 。

在混合键合的背景下,最小化横向偏移可确保顶部和底部铜焊盘之间尽可能大的重叠面积 。这种几何重叠至关重要,因为它决定了键合后退火过程中进行热激活固态铜扩散所需的总横截面积 。由于平台的机械极限和晶圆固有的畸变,实现绝对零对准误差在物理上是不可能的;因此,版图层面的几何策略需与严格的工艺控制相结合 。

适应固有对准容差的一种常用方法是采用非对称焊盘几何结构,例如将顶部焊盘设计得比底部焊盘稍小 。这种特定的几何尺寸设计确保了即使在对准步骤中出现轻微的横向位移,较小的 Cu 焊盘仍能完全被较大的对应焊盘所包围,从而保持稳固的直接 Cu-Cu 接触面积,并降低键合不完全的风险 。此外,对准过程必须迅速执行;若表面活化后的晶圆在对准腔内暴露时间过长,活化效果可能会下降,因为高能氧化物表面在物理接触前可能会吸附外来的碳氢化合物或水分 。

在 40nm BSI CMOS 图像传感器架构中,互连间距已接近标准 BEOL 混合键合的极端缩放极限 。在这些高度缩放的尺寸下,严重不对准的铜焊盘会减小有效横截面积,迫使更大的电流密度通过受限路径,从而加速电迁移失效 。此外,过大的对准误差会减小相邻非匹配 Cu 结构之间的物理间距,这直接增加了在电应力下铜扩散和迁移至周围层间介质中的风险 。因此,光学对准精度直接限制了先进堆叠式图像传感器所能实现的最大互连密度 。

风险与挑战

  • [高] 界面对准偏差(套刻误差):受机械工作台限制或两片晶圆间热膨胀不匹配的影响,横向对准偏差会减小顶部和底部铜焊盘的重叠面积 。如果偏移量超过了非对称焊盘尺寸设计所允许的容差范围,减小的接触面积会削弱退火过程中的固态铜扩散,导致 Cu-Cu 键合不完整并产生高过孔电阻 。

  • [中] 表面失活(随时间变化的失效):由于此步骤在 RF 表面活化后立即进行,较长的对准时间会使高能介电表面暴露于周围环境中 。空气中有机物的吸附或表面过早弛豫会剧烈降低可用悬挂键的密度,从而严重阻碍晶圆后续压合时连续共价网络(Si-O-Si 键)的形成 。

  • [中] 节距(Pitch)引起的介电击穿风险:在先进传感器所特有的 2 $\mu$m 以下节距下,角度或横向对准偏移会使相邻的非配对铜焊盘极其靠近 。这种非预期的接近会显著增加介电隔离层上的局部电场,从而加速铜迁移,并导致相邻互连线之间发生随时间变化的介电击穿(TDDB) 。

登录后继续阅读全部 417 步

邮箱注册已有账号登录

相关步骤

  • CIS/ISP wafer bond pairing
  • RF surface activation CIS
  • RF surface activation ISP
  • CIS/ISP Wafer TC Bond
  • Post-Bond Anneal