40nm BSI CMOS Image Sensor预览

245Bond Pad Cavity - Photo 246ILD 6-2 Oxide Etch 247ILD 6-1 SiCN Etch 248ILD 5-2 Oxide Etch 249ILD 5-1 SiCN Etch 250ILD 4-2 Oxide Etch 251ILD 4-1 SiCN Etch 252ILD 3-2 Oxide Etch 253Ashing & Strip/Clean 254Ta-based Bottom Barrier deposition 255Metal 7 Al Metal Deposition 256Ta-based liner deposition 257Pre Litho Cleaning 258Metal 7 Bond Pad - Photo 259Ta-Barrier etch 260Al Metal Etch 261Ta-Barrier etch 262Ashing & Strip/Clean

工艺截面图

本步要点

刻蚀必须产生平滑且完全清除的界面，以确保可靠的引线键合，并防止由热机械失效引起的漏电流。

原理展开

40nm BSI CMOS图像传感器的焊盘（Bond Pad）模块需要暴露下方的金属或形成稳定的铝焊盘，以用于外部封装连接。这一特定的“Ta阻挡层刻蚀”紧接在主体Al金属刻蚀之后进行，表明它是堆叠金属焊盘结构中的底部阻挡层去除步骤。去除该底部阻挡层对于建立与下方M7铜层的直接、低电阻欧姆接触至关重要。最小化该界面处的特定接触电阻对于传感器中的大电流或高频信号提取至关重要。与在主体Al刻蚀前穿透减反射覆盖层的初始顶部阻挡层刻蚀（步骤 #259）不同，此步骤必须

在不严重损坏或侵蚀下方互连线的前提下，选择性地清除底部阻挡层。基于Ta的阻挡层刻蚀利用由卤素气体化学驱动的反应离子刻蚀（RIE）。在等离子体中，高能电子电离气体，产生反应性自由基和正离子。该工艺依赖于协同的物理化学机制：物理离子轰击破坏表面Ta-N或Ta键，而化学自由基与暴露的钽反应生成挥发性卤化物。在等离子体鞘层中加速的高能离子提供了驱动这些各向异性表面反应所需的活化能。必须仔细控制物理溅射与化学刻蚀之间的平衡，以防止对侧壁造成过度损伤或在下层金属中产生物理沟槽。选择RIE而非湿法刻蚀是因为亚微米集成需要高各向异性和严格的关键尺寸控制。卤素等离子体对于去除Ta非常有效，但它们存在扩散到下方金属中并导致腐蚀或丘状突起形成的严重风险。因此，需要调整RF功率和气体混合比例等工艺参数，以最大化Ta的化学刻蚀速率，同时保持对下方暴露结构的高选择性。降低腔室压力可以增加离子的平均自由程，从而实现高定向的弹道输运，最大限度地减少横向散射。然而，必须避免过高的离子能量，因为它会诱发晶格缺陷并将卤素物质驱动到更深处的金属界面中。在40nm BSI CIS工艺流程中，焊盘结构必须满足严格的封装限制并最大限度地减少热机械应力。Ta阻挡层中的残余应力可能非常高，接近材料的屈服强度。如果刻蚀工艺留下尖锐的形貌缺陷或不均匀的阻挡层厚度，封装过程中的后续热循环可能导致局部的高应力集中和薄膜开裂。因此，刻蚀必须产生平滑且完全清除的界面，以确保可靠的引线键合，并防止由热机械失效引起的漏电流。

风险与挑战

[High] 卤素诱导的金属腐蚀与丘疹（Hillock）形成：RIE 等离子体中的卤素气体在穿透 Ta 阻挡层后会扩散至下层金属中，引发化学反应并造成局部应力集中。这种扩散路径会导致体积膨胀，并在金属表面形成物理丘疹，从而降低键合性能。
[Medium] 不完全刻蚀导致的接触电阻退化：如果由于等离子体非均匀性或过于保守的终点检测（Endpointing）导致 Ta 阻挡层未被完全清除，接触区域内会残留阻挡层材料。该残留层充当了非预期的串联电阻，显著增加了键合焊盘的比接触电阻，并阻碍信号提取。
[Medium] 对下层互连的动能溅射损伤：一旦阻挡层被清除，被等离子体鞘层加速的高能离子会物理轰击下层金属。这种动能传递会引入晶格位错、植入刻蚀离子并产生悬挂键，从而在结构上损坏金属界面。
[Low] 热机械性阻挡层失效：不均匀的刻蚀会留下尖锐的几何特征，这些特征在金属化后的热负载过程中可能成为应力集中点。由于 Ta 层中的应力可能接近其极限强度，这些应力集中点可能引发阻挡层开裂，进而导致器件隔离失效。

登录后继续阅读全部 417 步

邮箱注册已有账号登录