在 40nm BSI CMOS 图像传感器工艺流程中,氧化前清洗步骤是物理颗粒去除与高质量热氧化物生长之间至关重要的桥梁 。其主要目标是去除原生氧化物、金属污染物及痕量有机残留物,从而露出原始且具有晶体排列顺序的裸露硅表面 。如果残留原生氧化物或污染物,它们将并入随后的热氧化层中,引入电活性界面态,并降低栅极氧化物完整性 (GOI) 。由于随后的氧化步骤依赖于氧物种通过生长膜层的扩散,进而与界面处的硅原子反应,因此必须具备高度均匀的起始表面,以确保氧化物厚度的均匀性和可靠的器件静电特性 。该步骤的化学机制高度依赖于基于氢氟酸 (HF) 的溶液或蒸汽来刻蚀原生 SiO₂ 层 。HF 通过破坏 Si–O 键并形成可溶性氟硅酸盐物种来刻蚀氧化物,这些物质随后在漂洗过程中被带走 。在先进节点中,通常采用稀释 HF 并添加 HCl 的方法来控制硅表面的原子级终端 。这种特定的化学工艺有利于氢终端的形成,即表面硅悬挂键在氧化物去除后立即被 Si–H 键饱和 。这种氢钝化表面处于亚稳态,在晶圆向氧化炉传送的过程中,为防止空气中的再氧化提供了临时的化学屏蔽 。或者,也可以采用 HF 蒸汽前清洗,以规避溶解氧和液体表面张力的影响,从而获得高度疏水且光滑、无水印的硅表面 。选择稀释 HF 而非浓 HF 是由表面键形成的动力学决定的 。浓 HF 虽然能快速去除氧化物,但会促进更强的 Si–F 键形成,导致不均匀的直接硅刻蚀、纳米级表面粗糙化以及非均质终端 。表面粗糙度会通过增加 Si/SiO₂ 界面处的量子力学散射直接降低载流子迁移率,这种效应在高度缩放的反型层中占据主导地位 。此外,在 HF 浸泡前通常会添加臭氧水等氧化剂,通过将残留碳污染物氧化为可溶形式来将其去除,随后再剥离化学氧化物以露出裸露的晶格 。去除金属和碳污染物可以防止在界面处形成深能级陷阱和碳团簇,否则这些缺陷将成为严重的产生-复合中心 。在 40nm 技术节点,特别是对于 BSI CMOS 图像传感器而言,此清洗步骤对于最小化暗电流至关重要 。由 Si/SiO₂ 界面处的断键、化学无序或金属杂质引起的界面态密度 (Dit) 是 Shockley–Read–Hall 热产生的主要来源,直接表现为图像传感器阵列中的暗电流和坏点缺陷 。此外,随着物理氧化物厚度的缩小,等效氧化层厚度 (EOT) 和隧穿漏电流对界面层的精确厚度和成分变得极其敏感 。因此,通过严密控制的前清洗来实现原子级平坦、完美的氢终端表面,不仅是为了提升良率,更是维持 40nm 器件平带电压稳定性和低漏电性能的基本要求 。
[高] 通过氟终止引起的表面粗糙化:如果 HF 浓度过高或浸泡时间过长,表面化学性质会从氢终止转变为更强的 Si–F 键 。这会导致局部且不均匀的硅溶解,产生纳米级粗糙度,由于在生成的 Si/SiO₂ 界面处表面散射增加,严重降低了载流子迁移率 。
[中] 自然氧化层再生:如果未严格控制预清洗步骤与热氧化步骤之间的等待时间(queue time),亚稳态的氢终止将会退化,使得环境中的氧气和水分重新氧化硅表面 。这种不可控的自然氧化层密度和质量较低,导致等效氧化层厚度(EOT)增加,并引起不可预测的平带电压(VFB)漂移 。
[中] 金属污染物再沉积:在湿法刻蚀过程中,如果溶液化学成分未经过仔细平衡,或者未使用 HF 气相清洗,溶解在槽液中的金属杂质可能会重新沉积到裸露的硅表面上 。这些金属会在半导体能隙中产生深能级陷阱态,作为产生中心,显著增加 BSI CMOS 图像传感器中的暗电流 。
[低] 碳团簇界面缺陷:如果在最终 HF 浸洗前未能彻底清除痕量有机物,会导致碳残留物留在表面 。在随后的高温氧化过程中,这些残留物会发生原子重排形成碳团簇,产生电学活性界面态,从而降低沟道迁移率并损害介质可靠性 。
Multi-Layer High-K Gate Stack Materials for Low Dit 4H-SiC Based MOSFETs
2022
Atomic level termination for passivation and functionalisation of silicon surfaces.
2020
Integration of high-k/metal gate stacks for CMOS application
2008
CMOS compatible self-aligned S/D regions for implant-free InGaAs MOSFETs
2012
Physics of Semiconductor Devices - Full
2006
Substrate processing method
2023
Method of preparing a structured substrate for direct bonding
2024
Method of forming a sic/gate dielectric interface layer in a semiconductor device
2024
对这步有疑问?问 AI
基于 10,000+ 论文和专利的 AI 工艺助手