40nm BSI CMOS Image Sensor

去除过量氮化物的 CMP 步骤在战略上被安排在深沟槽隔离（DTI）SiN 填充工艺之后，以实现晶圆表面的全局平坦化 [P2]。为了确保高深宽比沟槽的无空洞填充，前序沉积工艺不可避免地会在晶圆上留下厚且不均匀的 SiN 覆盖层 [A2]。化学机械平坦化（CMP）是唯一能够稳健消除这种形貌覆盖层，从而确保后续光刻和薄膜沉积步骤所需平坦度的可行技术 [P2, A2]。该步骤在功能上不同于后续的湿法刻蚀去除过量氮化物：CMP 步骤执行大面积的各向异性机械平坦化以平整表面，而随后的湿法刻蚀则提供高选择性的各向同性清理，去除最终残留的 SiN，且不会损坏下方的氧化物硬掩模 [P2]。此外，它与氮化物硬掩模去除模块也不同，因为该特定操作的目标是沟槽内的结构性填充介质，而非用于有源区定义的可牺牲掩模层 [P2]。其物理去除机制受化学表面改性和机械磨削的协同耦合作用控制 [P1]。根据 Preston 方程，材料去除速率与施加的机械压力以及晶圆与抛光垫之间的相对速度直接成正比 [P3, A1]。在此特定操作中，研磨液化学成分必须主动促进 SiN 覆盖层的表面水解，将高度交联的氮化物转化为较软的氧化层，使其易于被移动的磨粒剪切去除 [P1]。与标准浅沟槽隔离（STI）CMP 中氮化硅通过特定氨基酸的战略性吸附作为受保护的抛光停止层不同 [P1]，该步骤要求研磨液经过动态调节以实现高 SiN 去除速率 [A1]。通过利用精密设计的聚羟基非离子有机分子以及特定的化学添加剂，可以调节目标薄膜上的水合层厚度和界面摩擦力，从而确保对大块氮化物进行激进且可控的去除 [A1]。CMP 耗材的材料选择从根本上决定了工艺稳定性、去除选择比和缺陷率 [P2]。二氧化铈（CeO₂）包覆的磨粒经常被使用，因为它们的表面表现出变价状态（Ce³⁺/Ce⁴⁺），能与氧化硅界面形成牢固且可逆的化学键，从而显著增强化学辅助机械去除机制 [P2, P4]。为了均匀分布这些高活性磨粒并管理局部机械应力，采用了具有规则、均匀微通道和微凸起的微结构抛光垫 [P3]。这些工程化垫结构改变了流体动力学和接触力学，有效地稳定了压力分布，并提高了垫-晶圆界面的研磨液更新效率 [P3]。因此，微结构抛光垫显著抑制了图案相关的腐蚀，并限制了宽阵列和窄阵列有源区之间的台阶高度变化 [P3, P4]。在 40nm 技术节点，背照式（BSI）CMOS 图像传感器具有极高密度的像素间距，使得 DTI 的结构完整性对纳米级形貌变化非常敏感 [T1]。过度抛光或不均匀去除会过早暴露下方的氧化物硬掩模，威胁到后续将形成关键 MOSFET 反型层的有源硅表面的原始性 [T1]。由于载流子表面迁移率受到界面散射和表面垂直电场的严格限制 [T1]，保持均匀的氧化物缓冲层对于防止晶体管驱动电流退化至关重要 [T1]。因此，通过先进的研磨液化学成分实现 SiN 填充层与下方氧化物层之间解耦且高度可调的去除速率，是实现 50nm 以下平坦化一致性的强制性要求 [A1]。

• [高] DTI 填充的碟形凹陷（Dishing）与侵蚀（Erosion）：如果发生过度抛光，或者抛光垫深入进入沟槽阵列，DTI 结构内部的 SiN 填充物会被过度去除 [P4]。这种局部侵蚀会产生台阶高度变化，并损害相邻有源元件之间的物理屏障 [A2]。结果导致电气隔离减弱，引起串扰增加，并使图像传感器阵列的噪声显著恶化 （工程实践）。

• [中] 本体覆盖层平面化不完全：机械压力不足、相对速度欠佳或抛光垫界面处的浆料局部供应不足，都可能导致平面化不完全 [P3]。这会在不同图形密度之间留下明显的残余台阶高度，迫使后续的高选择性湿法蚀刻步骤必须在不均匀的起始厚度上进行处理 （工程实践）。如果湿法蚀刻无法清除这种不均匀的残留物，残余材料将会干扰后续层沉积的结构完整性 [P2]。

• [中] 团聚磨料引起的微划痕：用于实现精确化学平面化的二氧化铈基高选择性浆料，若过滤不足，极易发生磨料颗粒团聚 [P4]。这些大型团聚体会产生强烈的局部机械剪切力，从而在晶圆表面造成深层的微划痕 [P4]。如果这些划痕穿透氧化物硬掩模并进入有源硅衬底，它们会引入陷阱态，破坏晶体的周期性势场，进而导致漏电流严重增加 [T2]。

• [低] 过早击穿至有源硅层：如果浆料的化学选择性失效或加工时间明显超出，CMP 操作可能会完全消耗掉保护性的氧化物硬掩模，并对下方的有源硅造成机械损伤 [P2]。由于 MOSFET 的漏源电流本质上由反型电荷和电子表面迁移率决定 [T1]，因此对硅表面的任何机械破坏都将大幅增加表面散射，并不可逆地降低器件跨导 [T1]。