40nm BSI CMOS Image Sensor登录后免费

此工艺步骤执行光刻图案化，旨在选择性地暴露 NMOS 有源区，同时保护 PMOS 区域 [P2]。通过创建图案化的光刻胶阻挡层，为后续的 NMOS 阈值电压 (Vth) 调整离子注入做准备 [P4]。与后续将掺杂剂物理引入硅晶格中的 NMOS VT Adjust IIP 步骤不同 [P1]，此光刻步骤严格负责注入的空间定义 （工程实践）。此外，它与 LDD 或源/漏极光刻步骤不同，因为它在栅极形成之前针对本征沟道区域，从而直接设定器件的基准静电和反型条件 [T2]。