NMOS LDD Ion Implantation - 40nm 工艺步骤

通常，在 LDD 步骤的同时会进行倾斜角口袋注入（Pocket）或晕环注入（Halo），以在栅极边缘下方引入 p 型掺杂剂，从而进一步抑制穿通效应并优化空间电场分布 [P2]。

NMOS 轻掺杂漏极（LDD）离子注入（IIP）工艺步骤被战略性地安排在栅极图形化之后、侧壁间隔物（SWS）沉积之前 [P3]。通过利用图形化的栅极叠层作为自对齐硬掩模，该工艺在栅极边缘精确引入 n 型掺杂剂，以形成浅结延伸区 [T3]。随着器件几何尺寸的不断缩小，漏极电场日益深入沟道区域，从而削弱了栅极控制能力并加剧了短沟道效应 [T2]。形成这些浅延伸区是减小沟道附近结面积、进而抑制阈值电压滚降的关键策略 [T2]。