Rapid Thermal Processing - 40nm 工艺步骤

反之，如果通过降低热输入使氧化层过薄，则会因化学键合不足而导致过多的界面陷阱持续存在。

快速热处理（RTP）步骤在真空烘烤之后、射频（RF）等离子体和高k介质（AlO/TaO）沉积之前执行，用于制备背面硅表面。该步骤的主要功能是生长一层精确受控的超薄热氧化硅（SiO₂）中间层，并热修复由之前的背面减薄和刻蚀步骤所引起的晶体缺陷。通过在硅表面形成牢固的 Si–O 键，该步骤直接减少了悬挂键并降低了界面陷阱密度（$D_{it}$），这对于抑制背照式（BSI）CMOS 图像传感器的暗电流至关重要。该步骤为后续钝化层奠定了基础，因为该界面氧化物的结构质量决定了器件

在化学钝化和场效应钝化之间的最终平衡。其物理机制依赖于晶体硅衬底与氧化环境之间快速、热驱动的反应，从而形成高质量、有序的界面。在本质硅中，表面缺陷和断裂的共价键会在带隙内引入寄生能态，作为产生-复合中心增加漏电流。RTP 过程提供了氧与这些悬挂键反应所需的强瞬态热活化能，通过强大的化学钝化中和电活性缺陷。此外，在高温下生长致密的薄 SiO₂ 层可创建一个稳定的结构模板，能够抑制后续工艺流程中的界面退化。RTP 固有的快速加热和冷却循环最大限度地减少了底层像素结构中不必要的掺杂物扩散，利用了热扩散长度严格取决于时间-温度曲线这一原理。选择 RTP 而非传统的批量炉管氧化是因为它严格限制了总热预算，防止了下层金属互连和精确掺杂分布的退化。参数选择中的关键权衡在于目标氧化层厚度：提高 RTP 温度或延长恒温时间会使 SiO₂ 层变厚，这虽然改善了化学钝化，但同时会屏蔽随后沉积的高 k AlO 层的固定电荷（$Q_f$），从而削弱场效应钝化。反之，如果通过降低热输入使氧化层过薄，则会因化学键合不足而导致过多的界面陷阱持续存在。因此，必须仔细协同优化峰值温度和升温速率等工艺参数，以获得能够完美平衡界面键合质量与 MIS 结构静电要求的超薄界面层。在 40nm BSI 技术中，光收集体积高度依赖于深度减薄的背面硅，这使得表面积与体积之比极高（工程实践）。在此缩放节点，如果表面未被完美钝化，暗电流变化在整个致密像素阵列中会变得极不均匀。RTP 步骤提供了一个高度均匀的化学界面作为物理缓冲层，减轻了后续低温等离子体增强原子层沉积（PEALD）工艺预期带来的严重等离子体诱导损伤。

[High] 场效应钝化减弱：如果 RTP 时间或温度超过最佳窗口，会形成过厚的 SiO₂ 层。较厚的 SiO₂ 界面层会在物理上屏蔽后续高 k 值 AlO 薄膜中固定电荷（$Q_f$）产生的内部电场，从而减弱对界面处少数载流子的静电排斥作用，降低场效应钝化的有效性。
[High] 因化学钝化不足导致的高暗电流：如果 RTP 热预算过低，氧化反应将不完全，导致 Si/SiO₂ 界面处留下大量未钝化的悬挂键。这些界面陷阱（$D_{it}$）充当了硅带隙内的载流子产生中心，严重增加了 BSI 传感器中的暗电流和白点缺陷。
[Medium] 底层结构的热退化：由于背面工艺是在正面器件制造完成后进行的，因此 RTP 期间过高的峰值温度可能会导致底层 CMOS 结构中出现不必要的掺杂剂扩散或退化。这违反了先进工艺节点维持陡峭超浅结所需的严格热预算约束。
[Medium] 对后续等离子体损伤的脆弱性：如果热生长氧化层因 RTP 不均匀而在结构上受损或过薄，随后的 RF 等离子体及 PEALD 高 k 值沉积步骤可能会穿透氧化层，并引入新的界面缺陷或氧空位。这种等离子体诱导的损伤会直接恶化界面质量，需要进一步的沉积后退火处理来恢复器件性能。

反之，如果通过降低热输入使氧化层过薄，则会因化学键合不足而导致过多的界面陷阱持续存在。

[High] 场效应钝化减弱：如果 RTP 时间或温度超过最佳窗口，会形成过厚的 SiO₂ 层。较厚的 SiO₂ 界面层会在物理上屏蔽后续高 k 值 AlO 薄膜中固定电荷（$Q_f$）产生的内部电场，从而减弱对界面处少数载流子的静电排斥作用，降低场效应钝化的有效性。
[High] 因化学钝化不足导致的高暗电流：如果 RTP 热预算过低，氧化反应将不完全，导致 Si/SiO₂ 界面处留下大量未钝化的悬挂键。这些界面陷阱（$D_{it}$）充当了硅带隙内的载流子产生中心，严重增加了 BSI 传感器中的暗电流和白点缺陷。
[Medium] 底层结构的热退化：由于背面工艺是在正面器件制造完成后进行的，因此 RTP 期间过高的峰值温度可能会导致底层 CMOS 结构中出现不必要的掺杂剂扩散或退化。这违反了先进工艺节点维持陡峭超浅结所需的严格热预算约束。
[Medium] 对后续等离子体损伤的脆弱性：如果热生长氧化层因 RTP 不均匀而在结构上受损或过薄，随后的 RF 等离子体及 PEALD 高 k 值沉积步骤可能会穿透氧化层，并引入新的界面缺陷或氧空位。这种等离子体诱导的损伤会直接恶化界面质量，需要进一步的沉积后退火处理来恢复器件性能。

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战