N FD Implant Mask Lithography - 40nm 工艺步骤

该光刻工艺依赖于光刻胶层在深紫外光照射下的光化学转变，随后通过选择性显影来打开注入窗口。

“N FD IIP - Photo”步骤是一个关键的光刻掩膜工艺，旨在为CMOS图像传感器中N型离子注入前的浮空扩散（FD）区域进行选择性曝光。该特定光刻步骤位于常规NMOS源/漏极和主要FD注入之后，它定义了一个局部注入窗口——通常位于共享传输栅（T1和T2）之间——以调整最终的FD掺杂分布。其主要目标是形成一个图案化的光刻胶阻挡层，严格防止入射离子进入钉扎光电二极管（Pinned Photodiode）及其他敏感像素区域，同时仅允许掺杂剂进入指定的FD区域。通过精

确定义这一边界，该步骤为后续注入工艺奠定了基础，从而在不降低相邻光电二极管精心设计的电势钉扎特性的前提下，实现所需的电荷-电压转换节点。

该光刻工艺依赖于光刻胶层在深紫外光照射下的光化学转变，随后通过选择性显影来打开注入窗口。这些窗口的分辨率从根本上遵循瑞利衍射公式（Rayleigh diffraction formula），该公式规定了基于波长和数值孔径的特征尺寸控制的物理极限。一旦光刻胶完成图案化，其厚度和阻挡能力必须足以吸收后续掺杂离子的动能，防止它们按照正常的高斯空间分布进入受保护的硅区域。光刻胶边缘的确切位置决定了后续注入的侧向扩展（lateral straggle），这直接调节了FD与传输栅（TG）之间的掺杂重叠区域。如果该边缘定义不当，所得的重叠可能会在特定偏置条件下诱发局部高强度电场，显著降低陷阱辅助载流子产生的势垒，并导致随机电报信号（RTS）噪声。

光刻胶及其配套抗反射涂层的选择，取决于在曝光过程中最大限度减少关键尺寸（CD）变化和光学邻近效应的需求。光刻参数——如聚焦、曝光剂量和套刻精度——必须严格控制，因为所打开的FD窗口的大小和位置直接决定了p-n结面积和栅极重叠电容。由于图像传感器的转换增益与总浮空扩散电容成反比，因此最大限度地减少FD区域不必要的侧向延伸，对于实现高光子计数灵敏度至关重要。因此，光刻胶必须与传输栅边缘精确对准；任何错位都会改变结电容并诱发非对称电场，从而加剧整个像素阵列中漏电流的不均匀性。

在40nm BSI（背照式）架构中，像素间距的缩减极大地增加了局部电场对微小结构变化的敏感度。通常采用先进的浸没式光刻技术来满足该纳米尺度下严苛的套刻和分辨率要求。缩减带来的热力学约束表明，如果FD与TG之间的间距控制不完美，亚阈值漏电和场增强产生将成为主要噪声源。因此，该光刻步骤不仅要提供基本的掩膜功能，还必须采用复杂的光学邻近修正（OPC）技术，以确保图案化的窗口与模拟几何结构完美匹配，从而抑制超小像素结构中的电场诱导漏电。（工程实践）

[高] 光刻对准偏差（套刻误差）：如果光刻胶窗口相对于传输栅（transfer gate）发生偏移，随后的离子注入将产生非对称或过度重叠的掺杂区域。这种重叠会产生局部高强度电场，从而增强陷阱辅助载流子产生，表现为严重的随机电报信号（RTS）噪声以及阵列内漏电流的不均匀性。
[高] 关键尺寸（CD）偏差：曝光剂量或焦距的偏差可能导致光刻胶窗口大于预期，从而导致注入的 FD 区域过大。扩散区域的扩大直接增加了 p-n 结电容和栅极重叠电容，进而降低了转换增益，并导致传感器的输入参考读出噪声恶化。
[中] 光刻胶厚度不足：如果所涂覆的光刻胶层过薄或阻挡能力差，后续注入过程中的高能离子可能会穿透掩模并进入钉扎光电二极管（pinned photodiode）区域。这种非预期的掺杂会改变内建电势并破坏表面钉扎效应，导致平均暗电流急剧增加，并在图像中出现“白点”缺陷。
[低] 光刻胶残渣或显影不彻底：由于显影不彻底导致打开的 FD 窗口中残留光刻胶，会阻挡部分进入的掺杂离子 （工程实践）。这会导致 FD 区域掺杂不足，从而增加接触电阻并改变局部势阱，可能阻碍电荷从传输栅向 FD 的完全转移。

该光刻工艺依赖于光刻胶层在深紫外光照射下的光化学转变，随后通过选择性显影来打开注入窗口。

[高] 光刻对准偏差（套刻误差）：如果光刻胶窗口相对于传输栅（transfer gate）发生偏移，随后的离子注入将产生非对称或过度重叠的掺杂区域。这种重叠会产生局部高强度电场，从而增强陷阱辅助载流子产生，表现为严重的随机电报信号（RTS）噪声以及阵列内漏电流的不均匀性。
[高] 关键尺寸（CD）偏差：曝光剂量或焦距的偏差可能导致光刻胶窗口大于预期，从而导致注入的 FD 区域过大。扩散区域的扩大直接增加了 p-n 结电容和栅极重叠电容，进而降低了转换增益，并导致传感器的输入参考读出噪声恶化。
[中] 光刻胶厚度不足：如果所涂覆的光刻胶层过薄或阻挡能力差，后续注入过程中的高能离子可能会穿透掩模并进入钉扎光电二极管（pinned photodiode）区域。这种非预期的掺杂会改变内建电势并破坏表面钉扎效应，导致平均暗电流急剧增加，并在图像中出现“白点”缺陷。
[低] 光刻胶残渣或显影不彻底：由于显影不彻底导致打开的 FD 窗口中残留光刻胶，会阻挡部分进入的掺杂离子 （工程实践）。这会导致 FD 区域掺杂不足，从而增加接触电阻并改变局部势阱，可能阻碍电荷从传输栅向 FD 的完全转移。

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战

40nm BSI CMOS Image Sensor预览

工艺截面图

本步要点

原理展开

风险与挑战