40nm BSI CMOS Image Sensor预览

310Pre Litho Cleaning 311Backside Substrate Contact - Photo 312BPMD Etch 313HKD/AR2 Etch 314HKD/AR1 Etch 315RIE etch, Si Back etch 316LS Backside Contact Ion Implantation 317Ashing & Strip/Clean

工艺截面图

本步要点

通过仔细调节离子能量和自由基通量，工程师能够平衡各向异性的物理溅射与化学刻蚀速率，从而实现深接触孔所需的高度定向材料去除。

原理展开

在背照式（BSI）CMOS 图像传感器架构中，形成稳健的背面接触对于器件接地和像素隔离至关重要。在光刻和背面金属前介质（BPMD）刻蚀之后，必须依次去除 HKD（高 k 介质）和 AR2（抗反射层 2）堆叠层，以继续进行图案转移。此步骤会穿透光学层和钝化介质层，暴露出下方的 AR1 和硅衬底，以进行后续的深反应离子刻蚀（RIE）步骤。通过这些介质层的精确图案转移确保了背面电源和接地分配网络的结构完整性。HKD/AR2 刻蚀通

过等离子体刻蚀机制运行，该机制依赖于高能离子与活性中性自由基之间的协同相互作用。由等离子体鞘层电场加速的高能离子提供了打破表面化学键所需的定向动能。与此同时，中性碳氟自由基吸附在表面上并与介质材料发生反应，形成挥发性副产物，这遵循 Langmuir–Hinshelwood 表面动力学。通过仔细调节离子能量和自由基通量，工程师能够平衡各向异性的物理溅射与化学刻蚀速率，从而实现深接触孔所需的高度定向材料去除。反应离子刻蚀（RIE）被严格选中而替代湿法化学刻蚀，因为湿法刻蚀缺乏在亚微米尺度下保持关键尺寸所需的各向异性。HKD 和 AR 层不同的成分需要特定的等离子体化学工艺，以利用不同介质材料之间的刻蚀选择比。通常使用基于碳氟化合物的等离子体，其中碳氟比（C/F ratio）调节了沉积在侧壁上的保护性聚合物的厚度。这种聚合物钝化抑制了侧向底切，从而决定了刻蚀剖面的最终垂直度。控制这种聚合过程对于防止刻蚀前沿过早停止，同时保护光刻胶掩模至关重要。在 40nm BSI CIS 工艺中，像素间距被严格缩减，这对接触孔开口尺寸施加了严格的限制 （工程实践）。HKD/AR2 刻蚀的精确剖面决定了后续硅深孔刻蚀的起始边界条件。刻蚀剖面的偏差会改变最终的金属-半导体接触面积，从而深刻影响背面接触的扩展电阻和相关的寄生电容。此外，需要对等离子体参数进行严苛的控制，以防止晶圆上出现过度的微负载效应，确保数百万个像素的接触性能保持一致。

风险与挑战

[高] 介质刻蚀不完全（刻蚀不足）：等离子体刻蚀过程中自由基通量不足或聚合物堆积过多，导致无法完全去除 HKD/AR2 层，其受 Langmuir-Hinshelwood 反应速率过低的影响。这会留下残留的介质材料，形成绝缘阻挡层，阻碍后续的 Si 背面刻蚀，并导致背面供电网络出现开路。
[中] 轮廓锥度与 CD 损失：刻蚀剂物种的横向耗尽或侧壁聚合物钝化过度，导致刻蚀轮廓出现锥度，而无法保持完美的垂直状态。锥形轮廓减小了后续 Si 刻蚀的有效接触开口面积，这在物理上增加了最终金属-半导体接触的扩展电阻。
[中] 对掩模/底层刻蚀选择比差：如果离子能量过高，或者介质材料间的化学选择比调整不当，等离子体可能会过快地侵蚀光刻胶，或过早击穿下方的 AR1 层。选择比差会损害各向异性轮廓，并可能导致相邻结构的非预期刻蚀，这类似于深槽刻蚀中观察到的失效模式。
[低] 等离子体诱导损伤 (PID)：来自等离子体放电的高能离子轰击和深紫外辐射可能会在相邻的 high-k 介质层中产生陷阱态。这些俘获电荷会改变衬底的局部表面电位，可能增加周围硅中的亚阈值漏电流或暗电流，从而降低传感器的性能。

登录后继续阅读全部 417 步

邮箱注册已有账号登录