40nm BSI CMOS Image Sensor预览

缺陷，从而减少暗电流的产生 [T2]。在 IIP 工艺过程中，高能掺杂离子物理穿透晶体硅衬底 [T1]。引入杂质的浓度由注入剂量决定，从根本上打破了本征电子-空穴平衡，并显著提高了表面附近的自由载流子浓度 [T1]。根据经典结理论，这种重掺杂极大地缩小了半导体-金属界面处的耗尽区宽度 [T2]。随着耗尽层宽度减小，电荷载流子的量子力学隧穿概率增加，接触机制从热电子发射转变为场发射，从而实现了低比接触电阻率 [T2]。然而，高能离子的弹道特性不可避免地导致硅原子的位移，造成晶格损伤并产生间隙缺陷和空位缺陷 [T1]。离子种类和注入能量的选择直接决定了结深和掺杂分布的陡峭度 [P3]。选择低注入能量以保持超浅结分布，这对于最大化有效像素体积并将受损区域严格限制在紧邻表面处至关重要 [P3]。如果剂量过低，产生的载流子浓度将不足以缩小耗尽区，从而导致高电阻的肖特基势垒而非欧姆接触 [T2]。相反，过高的剂量可能超过掺杂剂在硅中的固溶度极限，导致不完全激活和严重的残留晶格无序 [P2]。在此次注入后，必须仔细调整后续的热处理或激活步骤，以修复晶体晶格并使掺杂剂发生替位式结合，同时避免引起过度的热扩散 [T1]。与标准的前段工艺接触注入不同，这种背面接触 IIP 在 BSI 集成方案所特有的严格热预算限制内运行 （工程实践）。由于前段工艺器件层（包括低 k 介质和金属布线）在此阶段已完全制造完成，因此不能使用常规的高温退火来修复注入损伤或激活掺杂剂 [P3]。因此，通常必须结合此注入步骤采用专门的低温激活技术，以确保高掺杂剂替位率，同时保持前段工艺结构的完整性 [P3]。这种严格的热约束从根本上将背面接触工艺与传统的超高温前段工艺结形成过程区分开来 [T1]。