40nm BSI CMOS Image Sensor

氧化物硬掩模（Oxide Hard Mask）刻蚀是一个关键的图形转移步骤，紧随光刻工艺之后，并位于高要求的硅深槽刻蚀之前 [A2]。其主要功能是将光刻胶定义的关键尺寸（CD）转移到下方的 SiO₂ 层中，从而为后续的深槽隔离（DTI）形成制造出坚固的硬掩模 [P2]。必须使用专门的硬掩模，是因为随后的硅深反应离子刻蚀（DRIE）需要达到极高的深宽比，最高可达 20 或以上 [P1]。在如此长时间且剧烈的硅刻蚀过程中，传统聚合物光刻胶会迅速腐蚀，导致选择比严重下降和轮廓畸变 [P4]。与仅用于清除接触孔的通用“氧化物刻蚀”或仅用于形成覆盖膜的“SiO₂ 硬掩模沉积”不同，这一特定步骤定义了 DTI 的空间边界，而 DTI 最终将抑制像素之间的电气和光学串扰 [P1]。SiO₂ 硬掩模的刻蚀依赖于使用含氟碳化学品的高密度电感耦合等离子体（ICP）[P3]。其基本刻蚀机理是一个协同的物理-化学过程，即高能离子轰击表面以断开 Si-O 键，使氟自由基能够发生反应并形成如 SiFx 和 COx 等挥发性流出物 [P3]。同时，氟碳自由基（CFx）在被刻蚀表面发生聚合，沉积出一层富碳钝化层 [P3]。各向异性图形转移的实现得益于由偏置电压驱动的定向离子加速，该过程优先去除了水平底部的聚合物，而垂直侧壁则受到保护 [A1]。为了保持对上方光刻胶的高选择比，等离子体的碳氟（C/F）比受到精确调制，通常通过引入 CH4 或 H2 来实现，这增强了非氧化物表面的聚合物形成速率 [P3]。选择 SiO₂ 作为 DTI 硬掩模是由于其在后续硅 Bosch 工艺中常用的高侵蚀性氟或六氟化硫（SF6）等离子体中具有出色的耐刻蚀性 [P4]。在氧化物刻蚀过程中，关键控制参数包括气体组成、腔室压力和气体停留时间 [P3]。停留时间是核心调节旋钮；改变气体流速和泵抽速度会直接影响自由基的解离效率以及聚合与刻蚀之间的微妙平衡 [P3]。此外，随着器件特征尺寸的缩小，光刻打印的光刻胶线条通常会在硬掩模刻蚀前通过各向同性刻蚀技术进行修整，以实现亚光刻尺寸 [T2]。对氧化物硬掩模侧壁角的精确控制至关重要，因为任何锥度或弯曲都会转移到硅衬底中，进而可能损坏相邻的有源区并影响器件隔离效果 [A1]。对于 40nm 背照式（BSI）CMOS 图像传感器，像素尺寸经过严格缩放，要求 DTI 既要极深又要极窄，以最大限度地提高光电二极管的填充因子 [P1]。氧化物硬掩模的结构保真度决定了 DTI 的最终体积，这进而影响了发生肖克利-里德-霍尔（SRH）复合的 Si/SiO₂ 界面面积 [P1]。如果硬掩模刻蚀引入了过大的关键尺寸（CD）损失或表面粗糙度，产生的 DTI 侧壁可能会表现出更高的缺陷密度，从而降低光电二极管的响应度，并在不同的入射光通量下引入非线性光学响应 [P1]。

• [高] CD 偏差与轮廓锥化 (Profile Tapering)：离子方向性不足或硬掩膜侧壁上的聚合物沉积过多会导致氧化物轮廓呈现锥形 [A1]。这种倾斜的掩膜在随后的 DRIE 工艺步骤中会持续发生横向后退，从而将锥度转移到硅深槽中，并减少有效隔离体积 [P4]。

• [中] 过度聚合导致的蚀刻停止 (Etch Stop)：如果由于 CH4 过量或气体停留时间过长导致 C/F 比过高，富碳聚合物的沉积速率可能会超过沟槽底部的物理去除速率 [P3]。这会导致氧化物硬掩膜无法完全打开，从而阻碍随后的硅 DRIE 工艺，导致无法形成隔离结构 [P2]。

• [中] 硬掩膜底部的微沟槽 (Micro-trenching)：过高能量的离子轰击可能会在倾斜的光刻胶或氧化物侧壁上发生反射，并集中在沟槽的底部拐角处 [P4]。这种局部高通量区域会过早地蚀刻下方的硅，导致形貌缺陷，进而降低 DTI 底部轮廓质量并增强局部电场应力 [A2]。

• [低] 光刻胶网状化与掩膜失效 (Mask Failure)：对等离子体温度控制不佳或 ICP 源功率过高，可能会在氧化物蚀刻完成前导致薄光刻胶层发生物理和化学降解 [P3]。这种失效会消除保护屏障，导致覆盖的氧化物硬掩膜被意外蚀刻，从而改变预定义的像素隔离边界 [T2]。