40nm BSI CMOS Image Sensor预览

已是第一步

1/ 417

Wafer In

WF Laser markings
1Wafer In2WF Laser markings3Particle Removal4Oxidation Pre-Cleaning5Oxide growth6Nitride deposition7Pre Litho Cleaning8Align Marker Pattern - Photo9Nitride Etch10Oxide Etch11Ashing & Strip/Clean

登录后保存进度,免费阅读全部 417 步

邮箱注册已有账号登录

工艺截面图

WFR · W1 · Wafer In划片道视图Si

本步要点

起始晶圆的质量为所有后续制造工艺建立了基准,直接影响最终器件的性能指标,如良率、产生-复合漏电流以及栅极氧化层完整性(GOI) 。

原理展开

“晶圆入片”(Wafer In)步骤标志着40nm BSI CMOS图像传感器制造流程的开始,在该步骤中,原厂级(prime-grade)硅衬底被引入洁净室的自动化物料搬运系统 。起始晶圆的质量为所有后续制造工艺建立了基准,直接影响最终器件的性能指标,如良率、产生-复合漏电流以及栅极氧化层完整性(GOI) 。由于工艺流程中紧随其后的步骤涉及用于可追溯性的激光刻号和初步颗粒清除,晶圆引入模块必须确保机械传输和衬底呈现过程不会引入任何宏观缺陷或背面污染 。对于背照式(BSI)图像传感器,起始衬底通常是经过特殊设计的高规格外延晶圆,旨在定义光吸收体积,同时为痕量金属提供内禀吸杂能力 。在晶圆的物理引入过程中,自动化搬运设备将衬底从前开式标准晶圆盒(FOUPs)传输至设备装载口,这要求精确的机械对准和静电管理 。裸硅衬底上不受控制的电荷积累可能导致局部静电放电(ESD)事件,或通过库仑力吸附空气中的污染物 。为减轻这些影响,先进的晶圆支撑件和机器人末端执行器被设计为最大限度地减小物理接触面积,从而防止局部光散射体(LLS)的产生,并降低微小颗粒发生范德华力粘附的可能性 。此外,引入时原始的裸硅表面会被一层超薄且不受控的SiO₂层自然钝化,该层极易吸附来自周围环境的有机残留物 。对起始硅材料的鉴定涉及对本体过渡金属浓度(如铁)以及初始少数载流子复合寿命的严格规范 。高复合寿命对于CMOS图像传感器至关重要,因为本体缺陷和金属杂质会充当产生-复合中心,呈指数级增加暗电流 。同样,起始晶格中的结构缺陷(如堆垛层错或位错)可能会在后续热处理步骤中扩展,并导致局部电场集中或结提前击穿,从而严重降低器件良率 。在进料阶段的量测依赖于灵敏的光散射技术,以在任何工艺开始前量化原始衬底上的痕量残留、结构异常和表面粗糙度 。在纳米尺度技术节点下,能够导致良率限制性缺陷的临界颗粒尺寸按比例缩小至最小特征尺寸的一半左右 。这种激进的几何尺寸缩减要求必须严格控制起始晶圆上的允许颗粒密度,因为即使是纳米级的污染物也可能破坏后续的超薄栅极介质形成或高分辨率光刻图案化 。因此,“晶圆入片”步骤的处理环境和物理引入协议需在最严格的空气分子污染物(AMC)控制下运行,以在首次活性清洗和氧化步骤之前保护超平滑、高纯度的起始表面 。

风险与挑战

  • [高] 背面及边缘污染:在 FOUP 卸载过程中,机械手末端执行器与晶圆之间的机械接触可能会将颗粒转移到晶圆背面或边缘排除区 。这些初始污染物随后可能演变为局部扩展污染区域,在关键的 纳米尺度 光刻步骤中将颗粒转移至处理卡盘,或导致焦平面偏差 。

  • [中] 静电荷积累:自动化搬运过程中的摩擦接触会在裸硅衬底上产生静电荷 。这种静电荷会产生局部电场,吸引亚微米级空气悬浮颗粒至晶圆表面,导致局部光散射 (LLS) 计数超过先进制程所需的严格规格限制 。

  • [中] 衬底晶体缺陷:进料晶圆中预先存在的晶体学异常(如基面位错或堆垛层错)会在半导体内部引入局部能带畸变和电场集中 。在图像传感器中,这些扩展缺陷表现为深能级陷阱,会降低少数载流子寿命,并在电学上表现为“坏点”或过大的漏电流 。

  • [低] 原生氧化层变异:晶圆引入后至后续清洗步骤前的排队时间过长,会导致原生氧化层的不可控生长以及环境中有机污染物的吸附 。这种非均匀的表面层可能会在随后的湿法化学清洗过程中局部改变氧化-溶解的动态平衡,从而可能降低 纳米尺度 栅氧化层所需的原子级表面粗糙度 。

参考来源 (8)

[P1]

OS20F011 Implementation Defects and Wafer Processes Integration of Interconnects Manufacturing Developments

2011

[P2]

Correlation of Extended Defects with Electrical Yield of SiC MOSFET Devices

2023

[P3]

Fabrication and characterization of silicon-on-insulator wafers

2023

[P4]

Electrical Characterization and Surface Analysis of Dry Etch‐Induced Damage on Si after Etching in an ECR Source

1995

[P5]

Impact of Standard Cleaning on Electrical and Optical Properties of Phosphorus-Doped Black Silicon

2018

[T1]

Silicon VLSI Technology - Full

2000

[A1]

Universal ring wafer support apparatus

2024

[A2]

In-Line Validation of Substrate Bonding Surface

2024

相关步骤

  • WF Laser markings
  • Particle Removal
  • Oxidation Pre-Cleaning
  • Oxide growth
  • Nitride deposition
  • Pre Litho Cleaning