40nm BSI CMOS Image Sensor

在 40nm BSI CMOS 图像传感器制造流程的初期阶段，定义稳健的全局和局部对准标记是实现后续光刻步骤所需的严苛套刻精度（overlay accuracy）的前提条件 （工程实践）。在氮化物沉积和对准标记光刻步骤之后，该氮化物刻蚀（Nitride Etch）工艺的作用是将光刻胶图案精确转移至下方的氮化硅层中 [P1]。紧接着的步骤是氧化物刻蚀（Oxide Etch），该步骤继续将图案穿过薄垫氧化层（pad oxide layer）转移至硅衬底 [P1]。由于垫氧化层极薄，必须对该氮化物刻蚀进行严格控制，以精确停止在氧化层上或氧化层内部，而不能穿透至衬底 [P1]。此特定步骤不同于流程中的其他氮化物去除工艺——例如依赖共形膜厚度而非光刻进行纳米级定义的侧墙沉积与回刻（SWEB）工艺 [P2]，或用于全片剥离的湿法刻蚀 （工程实践）——因为它依赖光刻胶掩模来定义光学对准工具识别所必需的宏观拓扑结构 （工程实践）。

该步骤的物理操作依赖于反应离子刻蚀（RIE），它结合了低压等离子体的化学反应性和离子轰击的物理方向性 [P4]。通常，碳氟化合物基混合气体（如 CHF3 与 O2 或 CO2 组合）通过射频放电离解成中性活性自由基（例如氟和 CFx）以及正离子 [P1] [P4]。中性氟自由基与 Si-N 键发生化学反应，形成挥发性的 SiFx 副产物，这是主要的材料去除机制 [P4]。同时，等离子体鞘层的直流（DC）自偏压将正离子垂直加速至晶圆表面，赋予打破表面键并清除刻蚀特征底部钝化层所需的物理动能 [P4]。这种化学挥发与垂直离子动量传递之间的协同作用，实现了高度各向异性的轮廓，防止了湿法化学刻蚀所特有的严重横向底切（undercutting） [P3]。

为了同时实现高产能并安全地停止在薄垫氧化层上，通常采用两步 RIE 工艺方案 [P1]。第一阶段运行在高速率、高各向异性的状态下，以离子轰击为主，快速清除大部分氮化硅膜，此时刻蚀选择比并非首要约束 [P1]。当刻蚀前沿接近下方氧化物界面时，工艺过渡到第二阶段，该阶段具有高 Si3N4 对 SiO2 的化学选择比 [P1]。这种选择比在化学上由碳氟聚合物的差异沉积速率驱动；下方的 SiO2 薄膜中存在的氧会消耗碳氟前驱体，而氮化物表面允许连续的聚合物沉积（仅由定向离子清除），或者通过调整 CHF3/O2 的比例，使保护性聚合物仅保留在氧化物上 [P1]。

调整参数涉及内在的权衡；例如，提高 RF 偏置功率可增强定向各向异性并减少 RIE 滞后效应（RIE lag），但同时会降低对光刻胶掩模和下方氧化物的化学选择比 [P3]。在 40nm 技术节点，精确控制关键尺寸（CD）和最大限度地减少等离子体诱导损伤至关重要 [P3]。任何 RIE 滞后效应——即在较窄特征或不同图案密度中刻蚀速率下降的现象——都可能导致标记定义不完整，严重影响 40nm 套刻计量工具所需的对比度 [P3]。此外，如果 RIE 工艺未能可靠地停止在垫氧化层上，高能活性离子将在过刻蚀阶段直接轰击暴露的硅衬底 [P1]。这种等离子体诱导的物理损伤会将晶体缺陷和堆垛层错引入硅晶格中 [P1]。在背面照明（BSI）CMOS 图像传感器的背景下，这种局部晶格损伤极具破坏性，因为它们会充当产生-复合中心，从而显著增加暗电流并降低传感器的信噪比 （工程实践）。

• [高] 刻蚀穿通与衬底损伤：在过刻蚀阶段化学选择比不足，导致下方的垫层氧化物（pad oxide）被完全消耗，使裸露的硅衬底暴露在等离子体中 [P1]。高能活性离子轰击裸露的硅衬底会产生晶格位错缺陷和堆垛层错，这些缺陷在最终的图像传感器器件中会成为严重的暗电流产生中心 [P1]。

• [中] 轮廓锥度化与 CD 损失：在高选择比的第二步刻蚀中，光刻胶掩模消耗过多或侧壁钝化不足，导致氮化物发生渐进式的横向刻蚀 [P1]。这种垂直各向异性的损失会导致对准标记出现侧壁锥度化，从而降低后续高分辨率光刻对准过程中的光学对比度和边缘检测精度 （工程实践）。

• [中] RIE Lag 与刻蚀不完全：局部图形密度或特征尺寸的差异会导致中性自由基和离子向刻蚀前沿的输运速率不一致，从而产生 RIE lag [P3]。这种几何效应可能导致标记沟槽底部出现局部未刻蚀的氮化硅残留，这会阻碍后续的氧化物刻蚀，并导致不可预见的形貌变化 [P1]。

• [低] 氟碳聚合物残留：使用过于浓厚的氟碳化学工艺（例如，CHF3/O2 系统中 O2 流量不足）会导致 CFx 聚合物钝化层过多地堆积在水平表面而非仅限于侧壁 [P1]。如果这种硬化的聚合物在随后的灰化和去胶工艺中未能完全挥发，它将在后续的氧化物刻蚀过程中起到微掩模的作用，导致严重的表面粗糙度 （工程实践）。