技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
7nm FinFET M9（第九层金属）互连集成：ESL化学、大马士革逻辑及模块依赖性
在完整工艺流程中的角色 7nm FinFET 第九层金属 (M9) 互连集成模块在 7nm CMOS FinFET 技术平台的后段工艺 (BEOL) 堆叠中占据关键位置。
7纳米FinFET接触孔集成工艺流程：原理、机制与模块依赖关系
在完整流程中的角色 7nm FinFET 接触通孔集成模块在整体工艺流程中处于关键位置：它连接了前段工艺（FEOL）晶体管制造与中段/后段工艺（MOL/BEOL）互连结构。
直接键合互连：先进半导体封装中的物理、工艺原理与集成
直接键合互连（DBI）是一种平面化、无凸点的键合技术，通过低温热预算下同时实现电介质与电介质、金属与金属的键合，形成芯片到芯片或晶圆到晶圆的电连接。
HKMG 原理：高-k 介质、金属栅与 EOT
区分介质电容、多晶硅耗尽与有效功函数。
低能量接触（Low Energy Contact，LEC）在半导体制造中的应用：物理学、工艺原理及先进节点演进
随着CMOS技术持续微缩进入纳米尺度，金属互连与半导体源/漏区界面相关的电阻——即接触电阻——已成为限制晶体管性能的最主要寄生元件之一。
前金属介质（PMD）：物理学、工艺集成及在先进半导体节点中的演进
在现代集成电路架构中，从前段工艺（FEOL）晶体管制造过渡到后段工艺（BEOL）互连金属化，需要一个关键的绝缘层，该层将器件级结构与第一金属互连层进行电学隔离。该层被称为预金属介质层（PMD）。
半导体制造中的自对准接触（SAC）：原理、物理机制与集成逻辑
当半导体技术节点微缩至 28 nm 以下时，晶体管栅极间距的缩小速度快于光刻套刻精度的改善，这使得器件密度与良率之间产生了根本性的矛盾。
掌握双功函数金属栅极：原理、集成与先进制程演进
nFET 与 pFET 为何需要不同的有效栅功函数？沿 7nm FinFET 中的 p 侧金属、选择性图形化及 n 侧金属理解集成逻辑。
第一层通孔（V1）：连接相邻布线层
第一层通孔穿过介质连接相邻金属层。40nm 流程核实 Via 1 图形和刻蚀，选定路线未核实特定填充金属。
深入解析局部通孔（V0）集成：物理原理、工艺机制与先进制程挑战
在现代集成电路中，微缩晶体管密度需要大幅缩小器件几何形状与互连尺寸。连接制造有源硅晶体管的前道（FEOL）与在芯片上传输信号的后道（BEOL）金属布线之间的界面被称为线中（MOL）区域。
栅极互连指南：物理原理、工艺集成与纳米级演进
在现代半导体制造中，栅极互连代表了有源晶体管开关元件与上层金属化布线层之间的关键物理及电气桥梁。该接口负责向栅极提供电压激励，通过调节晶体管沟道的静电势来切换器件的导通与关断状态。
低能量接触工程：物理原理、工艺机制与先进制程集成
在现代超大规模集成电路（VLSI）制造中，金属-半导体界面处的接触电阻（$R_c$）已成为限制晶体管开关速度与能量效率的主要瓶颈之一。随着逻辑器件从平面结构演变为诸如鳍式场效应晶体管等三维架构，物理接触面积急剧收缩。