SemiFlows
工艺流程优势定价FAQ关于博客

SemiFlows

半导体工艺知识平台 —— 工艺流程可视化 + Flow 感知的证据问答

工艺流程优势定价关于FAQ博客工艺术语联系我们

© 2026 SemiFlows. 保留所有权利。

用户协议退款政策隐私政策support@semiflows.com由 Paddle.com 处理支付
SemiFlows
工艺流程优势定价FAQ关于博客

理解晶体管器件物理基础 — MOSFET 工作原理、短沟道效应、FinFET 静电学,以及三维架构如何改善栅极控制并减少漏电。

38 篇文章
short channel effectsdark current vs read noiseelectrical vs optical crosstalkgate work function vs channel dopinghigh k gate leakage capacitanceinterface traps vs fixed charge

相关工艺流程

7nm FinFET7nm714 步14nm FinFET14nm362 步28nm Planar Flow28nm266 步

技术博客

深入了解半导体制造工艺的物理原理与集成逻辑

器件物理2026年9月14日5 分钟阅读

短沟道效应与 DIBL:机制区别及比较方法

区分长度引起的阈值滚降与漏偏置引起的势垒降低,再把问题对应到工艺结构。

器件物理2026年9月11日5 分钟阅读

暗电流与读出噪声:分开看电荷积累和读出

解释CMOS图像传感器时,分开平均暗信号、暗电流散粒噪声与读出噪声。

器件物理2026年9月11日5 分钟阅读

电学与光学串扰:信号是在吸收前还是吸收后偏移?

以光子吸收为分界,区分CMOS像素中的光传播混合与载流子收集串扰。

器件物理2026年9月11日5 分钟阅读

栅功函数与沟道掺杂:怎样分别影响阈值

理解栅功函数与沟道掺杂怎样作用于阈值静电关系的不同部分。

器件物理2026年9月11日5 分钟阅读

高介电常数栅介质:电容与漏电不是同一个量

比较高介电常数膜栈时,分开栅电容、等效氧化层厚度与漏电。

器件物理2026年9月11日5 分钟阅读

界面陷阱与固定电荷:为什么 MOS 响应不同?

在MOS器件中,区分持续电荷贡献与动态界面陷阱响应。

器件物理2026年9月11日5 分钟阅读

隔离漏电与结漏电:追踪不需要的电流从哪里走

追踪不需要的电流路径,区分可以相互重叠的隔离相关漏电与结漏电。

器件物理2026年9月11日5 分钟阅读

STI 与 DTI:沿图像传感器的隔离路径看区别

沿图像传感器边界需要控制的电学与光学路径,比较STI和DTI。

器件物理2026年9月3日6 分钟阅读

14nm Fin凹陷集成:机制、物理原理与工艺控制

在完整流程中的功能 在先进的多栅极架构中,从平面场效应晶体管向三维结构的转变代表了静电控制和沟道设计的根本性转变。与平面器件相比,具有多个栅极的非平面三维器件是实现高电流驱动能力和更佳短沟道特性的更有希望的候选者 P1。

器件物理2026年9月3日6 分钟阅读

14nm RMG钨栅CMP:物理机理、表面化学与集成逻辑

在完整工艺流程中的功能 在先进的 14nm FinFET 制造中,替代金属栅极 (RMG) 集成方案利用高介电常数 (high-κ) 电介质和金属栅极材料取代了牺牲性虚拟栅极材料。

器件物理2026年9月3日6 分钟阅读

28nm金属栅极CMP机理:原理、碟形凹陷控制与集成逻辑

在完整工艺流程中的功能 在先进平面 CMOS 技术中,引入替代金属栅极(RMG)集成方案是为了通过消除金属栅极堆叠沉积后的高温热处理,来保持高-k 栅极介质的完整性。

器件物理2026年9月3日6 分钟阅读

28nm Poly栅极图形化工艺流:原理、光刻与刻蚀集成

完整流程中的功能 在28nm平面工艺流中,栅极图形化模块充当薄膜堆叠沉积与前段结形成之间的核心结构桥梁。具体而言,P1多晶硅光刻集成步骤将连续的、未图形化的栅极层堆叠转化为横跨有源硅区域的高密度隔离栅极线条。

1 / 4下一页

SemiFlows

半导体工艺知识平台 —— 工艺流程可视化 + Flow 感知的证据问答

工艺流程优势定价关于FAQ博客工艺术语联系我们

© 2026 SemiFlows. 保留所有权利。

用户协议退款政策隐私政策support@semiflows.com由 Paddle.com 处理支付
全部沉积刻蚀光刻化学机械抛光离子注入工艺集成材料互连器件物理热处理