SemiFlows
工艺流程优势定价FAQ关于博客

SemiFlows

半导体工艺知识平台 —— 工艺流程可视化 + Flow 感知的证据问答

工艺流程优势定价关于FAQ博客工艺术语联系我们

© 2026 SemiFlows. 保留所有权利。

用户协议退款政策隐私政策support@semiflows.com由 Paddle.com 处理支付
SemiFlows
工艺流程优势定价FAQ关于博客
  1. 首页
  2. /
  3. 博客
  4. /
  5. HKMG 原理:高-k 介质、金属栅与 EOT
互连2026年7月4日·作者 Joseph Swann

HKMG 原理:高-k 介质、金属栅与 EOT

HKMG 是什么?

高-k 金属栅(HKMG)由介电常数较高的栅介质与金属栅电极共同组成。介质在限制穿过栅堆叠的导电电流时,支持栅极与沟道之间的静电耦合;电极则提供栅极电势。替换介质和替换电极,分别处理传统二氧化硅与多晶硅栅堆叠中相关但不同的限制。

高-k 材料可以在物理上更厚的绝缘层中提供给定的介质电容;金属电极消除了多晶硅耗尽的贡献,并提供设定有效功函数的另一种途径。但任何一项替换都不能单独保证低总漏电、特定阈值电压或器件可靠性。

Process map · 流程地图

28nm/流程地图/流程概览

28nm Planar Flow

在 28nm 概览中定位栅形成与金属替换,区分电学功能和工艺顺序。

查看流程与模块衔接→公开流程概览

电学厚度与物理厚度不同

对于理想介质层,单位面积电容随介电常数增加而增大,随物理厚度增加而减小。等效氧化层厚度(EOT)用具有相同电容的二氧化硅层厚度表达这一电学特性。它是电学比较尺度,不是实际堆叠物理厚度的直接测量。

界面介质层与高-k 层形成串联贡献。因此,改善高-k 体材料并不能消除界面层在电学上的影响。真实测得的栅电容还可能包含电极和沟道的贡献,不能把理想介质比较当作完整的晶体管模型。

在合适的能带关系下,物理上更厚的势垒可以降低直接隧穿,但漏电也受势垒性质和缺陷影响,陷阱还可能提供额外导电路径。因此,“k 越高,漏电越低”缺少必要的比较条件:电容、界面和具体漏电机制都需要说清楚。

为什么还要更换电极?

多晶硅是半导体。在适当偏置下,靠近介质界面的耗尽区会增加串联电学贡献,削弱栅极耦合。金属电极避免了这一特定的耗尽机制,但并未消除实测电容中的全部串联效应或量子贡献。

有效功函数参与决定栅电压与沟道电荷之间的关系。它取决于栅材料及其界面,不能只查孤立金属的功函数表值。界面偶极、固定电荷和陷阱电荷同样影响电学行为,因此不能仅凭介电常数或金属名称推断阈值电压。

HKMG 不能单独解决什么?

栅漏电与关断状态下的源漏电流经过不同路径。改善栅介质并不会单独消除漏致势垒降低或其他短沟道效应,沟道几何和静电控制仍然重要。

可靠性也不同于初始电容测量。电荷俘获可能使阈值电压随时间变化,界面与缺陷还会影响沟道中的输运。初始 EOT 表现良好,不能证明长期稳定性。理解相互作用之前,应先把电容、漏电、迁移率和变异性分成不同问题。

从材料组合走向真实顺序

HKMG 描述最终栅堆叠,并不规定唯一的工艺顺序。栅极先行与替代金属栅方案,会让堆叠中的不同部分经历不同历史。即便都属于金属栅后置,高-k 介质也可能根据具体方案先形成或后形成。

HKMG 集成文章说明如何区分这些情况。相关 Flow 概览适合定位栅形成、源漏和替换模块之间的关系,但不能替代本文的电学解释;仅凭技术节点名称,也不能证明所有实现都采用相同栅堆叠。

参考来源

[P1] 论文2010

The Progress and Challenges of Applying High-k/Metal-Gated Devices to Advanced CMOS Technologies

H. Tseng

DOI: 10.5772/6878

订阅 SemiFlows 周刊

每周一封,讲一个工艺步骤背后的物理与化学。留下邮箱,确认一次即可,随时退订。

想直接使用 AI 助手与完整流程?注册账号即自动收到周刊。 免费注册

常见问题

EOT 是栅堆叠的物理厚度吗?
不是。EOT 用等效二氧化硅层比较介质电容。
高-k 能消除全部晶体管漏电吗?
不能。栅导电与源漏漏电经过不同路径,介质缺陷也可能参与漏电。
金属名称能直接决定阈值电压吗?
不能。还需考虑有效功函数、界面、电荷和器件静电关系。

相关文章

互连2026年3月15日9 分钟阅读

铜双大马士革:沟槽、通孔、填充与 CMP 的交接

铜双镶嵌先在介质中形成水平沟槽与向下连接的通孔,再把两者纳入同一轮金属填充和 CMP。这里的“双”指线与孔共同组织在一个金属化周期中,不是刻蚀两次,也不是两层金属同时长出来。

互连2026年6月1日5 分钟阅读

掌握双功函数金属栅极:原理、集成与先进制程演进

nFET 与 pFET 为何需要不同的有效栅功函数?沿 7nm FinFET 中的 p 侧金属、选择性图形化及 n 侧金属理解集成逻辑。

互连2026年5月31日6 分钟阅读

栅极互连指南:物理原理、工艺集成与纳米级演进

在现代半导体制造中,栅极互连代表了有源晶体管开关元件与上层金属化布线层之间的关键物理及电气桥梁。该接口负责向栅极提供电压激励,通过调节晶体管沟道的静电势来切换器件的导通与关断状态。

工艺集成2026年3月15日5 分钟阅读

HKMG 集成:为何金属栅后置不等于高-k 后置

在真实顺序中区分高-k 形成与最终金属替换。

互连2026年5月25日5 分钟阅读

先进半导体制造中的钨金属化:材料物理、沉积机制与集成挑战

钨如何形成半导体接触插塞?沿界面、填充与平坦化理解隔离的导电通路。

目录

  • HKMG 是什么?
  • 电学厚度与物理厚度不同
  • 为什么还要更换电极?
  • HKMG 不能单独解决什么?
  • 从材料组合走向真实顺序

SemiFlows

半导体工艺知识平台 —— 工艺流程可视化 + Flow 感知的证据问答

工艺流程优势定价关于FAQ博客工艺术语联系我们

© 2026 SemiFlows. 保留所有权利。

用户协议退款政策隐私政策support@semiflows.com由 Paddle.com 处理支付