28nm Planar Flow预览

的厚度控制以及在平面结构上的优异均匀性 [P1]。在每一个 ALD 循环中，铪前驱体首先化学吸附到活性表面位点上，随后引入氧化剂脉冲以去除有机配体并形成 Hf–O 键，同时再生表面活性以进入下一循环 [P3]。氧源的氧化能力直接决定了配体去除的完全程度以及氧空位的密度，而这些因素进一步影响最终器件中的固定电荷密度和漏电行为 [P1]。从器件物理角度看，通过引入 HfO₂ 提高介电常数，可以在增加物理厚度的同时保持较高的栅电容，从而根据量子力学势垒透射模型降低直接隧穿概率 [T1]。

材料与方法选择依据

选择 HfO₂ 作为栅介质，是因为其兼具较高的介电常数、相对于硅足够的能带偏移，以及在栅工艺温度下对硅的热力学稳定性，从而在可控漏电流条件下实现激进的等效氧化层厚度缩放 [T1]。相较于其他沉积技术，原子层沉积因其受表面反应限制的生长特性而被选用，该特性可最小化厚度波动并确保良好的共形覆盖性，这对于在缩小尺寸的平面器件中控制阈值电压和亚阈值摆幅至关重要 [P2]。工艺参数之间的相互作用受热力学与动力学耦合效应支配：更强的氧化剂和更高的热能有助于提高氧化完全性和薄膜致密度，但同时也会增强界面 Si 氧化的驱动力，从而降低等效电容密度 [P3]。因此，该步骤通过在氧化剂反应性与热激活程度之间进行权衡设计，使体介质质量得以改善，同时避免过度的界面层生长，为后续退火处理奠定有利的初始条件 [P1]。

28nm 节点特有考量

在 28nm 平面节点，栅长缩放对静电控制能力和变异性抑制提出了严格要求，使得精确的等效氧化层厚度控制以及低界面态密度成为良率和性能的关键因素 [T1]。与更早的工艺节点相比，高‑k 沉积的可接受工艺窗口更为狭窄，因为界面层厚度的微小变化会直接转化为阈值电压漂移和载流子迁移率退化 [P3]。不同于后续的 FinFET 或 GAA 架构，平面几何结构更加依赖栅介质质量而非三维静电效应，从而提高了对 HfO₂ 体缺陷和界面电荷的敏感性 [T1]。因此，在 28nm 节点下，High-k HfO₂ 沉积步骤的优化重点并非极限共形性，而是缺陷最小化、界面稳定性以及与后续金属栅集成的兼容性 [P2]。