28nm Planar Flow预览

器件背景与集成逻辑

STI CMP 位于工艺流程中沟槽填充氧化物沉积、填充后清洗以及致密化退火之后，其目的是去除多余的氧化物覆盖层，并在以氮化硅硬掩膜为停抛层的条件下重新建立全局平坦的表面，而该硬掩膜定义了后续晶体管形成的有源区边界 [T1][P1]。这种平坦化是必不可少的，因为沟槽填充工艺会有意过量沉积氧化物以保证隔离区无空洞，但若不去除该覆盖层，将在后续步骤中引起光刻焦深和刻蚀均匀性的失真 [P1]。通过停抛在氮化硅上，STI CMP 保持了实现相邻 MOSFET 电隔离的隔离几何形貌，直接影响抗闩锁能力和漏电控制，这一点在 CMOS 集成中 STI 的作用已有描述 [T1]。该步骤还为后续的 CMP 后退火和台阶高度调节刻蚀准备了受控的氮化硅/氧化物表面形貌，而这些后续工艺依赖于 CMP 过程中建立的可预测残余薄膜分布 [P1]。

STI CMP 的物理与化学机理