28nm Planar Flow

器件背景与集成逻辑

AA Pad Oxidation 被设置在 STI 流程中 AA 模块的起始位置，用于在硅衬底与后续垫氮化硅薄膜之间建立一层薄而高质量的二氧化硅层，在后续隔离图形化与刻蚀步骤中充当机械与化学缓冲层 [A1]。该氧化层通过吸收晶格与热膨胀失配，减轻由氮化硅硬掩膜向硅中传递的应力，这一点至关重要，因为已有研究表明，STI 相关应力可通过压阻效应与形变势效应直接调制平面 MOSFET 的载流子迁移率与阈值电压 [P2][P4]。在 AA Pad Nitride Deposition 之前形成该氧化层，可确保氮化硅引入的应力在硅界面处得到部分释放并实现空间平滑，从而降低后续高温步骤中缺陷形核的可能性 [P1]。垫氧化层还可在 AA 模块后续的硬掩膜与非晶碳沉积过程中，保护硅表面免受等离子体损伤与污染 [P3]。

• [High] 过度的 STI 诱导应力传递：如果垫氧化层未能充分缓冲氮化硅层和沟槽填充引入的应力，残余的压缩或拉伸应力可能传播至硅有源区，通过压阻效应和形变势机制改变载流子迁移率和阈值电压，导致与版图相关的器件变异性 [P2][P4]。
• [High] 界面缺陷生成：热氧化层形成不良或氧化工艺顺序不当会提高 Si/SiO₂ 界面的界面态密度，当应力诱发的缺陷与耗尽区相交时，会劣化电隔离质量并增强漏电通道，这与 [P1] 中描述的 STI 缺陷机理一致。
• [Medium] 应力驱动的位错形核：氧化过程中体积膨胀失控会在 STI 拐角等几何不连续处集中应力，可能超过硅的屈服应力并沿滑移面引发位错扩展，后续表现为结漏电 [P1]。
• [Medium] 有源区边缘附近的掺杂再分布：热氧化会改变局部应力和点缺陷浓度，从而在 STI 边缘附近抑制或增强掺杂扩散，导致尺度缩小 MOSFET 中的反向短沟道效应和阈值电压漂移 [P2]。