28nm Planar Flow预览

器件背景与集成逻辑依据

STI 衬垫氧化被放置在衬垫前清洗之后、任何共形衬垫沉积之前进行，因为该步骤直接定义了沟槽侧壁和底部的硅–氧化物界面质量，而这一界面是隔离可靠性以及向相邻有源区应力耦合的主导决定因素 [P2]。前序的氮化硅回蚀和湿法清洗步骤有意暴露出等离子体损伤最小的新鲜硅表面，使受控的热氧化能够消耗刻蚀损伤的硅并修复沟槽表面的晶格缺陷 [P2]。因此，在大体积介电材料沉积之前，该步骤建立了化学和结构上稳定的界面，否则这些界面缺陷和应力源将被“锁定”下来 [P1]。从集成逻辑的角度看，衬垫氧化通过平滑尖锐拐角并增大沟槽边缘的曲率半径，为后续 HARP 衬垫氧化物沉积做好沟槽几何形貌和表面化学的准备，从而直接降低局部电场增强效应以及平面 MOSFET 中的寄生拐角导通 [P2]。在厚沟槽填充之前执行该氧化步骤，还可确保氧化生成和致密化相关的体积变化发生在氧化物体积仍然很小的时候，从而在后续热循环中减少向硅衬底的应力传递 [P1]。