技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
14nm FinFET金属第一层互连集成：工艺流程、物理原理及模块依赖关系
在完整流程中的角色 在14nm FinFET技术中，金属一层（M1）互连模块充当晶体管级接触结构与多层后段工艺（BEOL）互连堆叠之间的关键桥梁P3。向上游看，该模块接收已完全形成的前段工艺（FEOL）结构：鳍片、替换金属栅极（RMG）、源/漏外延区、硅化物接触以及任何将有源器件连接到第一金属化层的局部互连（LI）或自
28nm平面铜凸点集成工艺流程：原理、机理与集成逻辑
在整个流程中的角色 28nm 平面铜凸点（CB）模块位于后段工艺（BEOL）互连完成与晶圆级封装准备之间的关键连接点 A1。一旦最后的 BEOL 金属层——包括铝焊盘层——完成图形化并钝化，晶圆便进入 CB 模块工艺流程 A1。在此进入点，底层互连堆叠已完全形成，键合焊盘通过钝化开口暴露出来，晶圆表面必须从代工厂级的互
40nm背面照度式CMOS图像传感器接触孔形成：工艺流程、机理与集成逻辑
在完整流程中的角色 在40nm背照式CMOS图像传感器工艺流程中，接触孔形成模块是连接前段工艺器件制造与后段工艺金属化的关键桥梁P3。当该模块开始时，光电二极管阵列、传输门、浮置扩散节点以及源/漏区均已形成，并在需要处完成了硅化物化处理，且被预金属介质叠层所覆盖P2。接触孔模块必须通过该介质层打开垂直通孔，以暴露出下方
高k金属栅极（HKMG）技术：原理、物理特性及先进节点集成
引言 四十多年来，互补金属氧化物半导体产业一直依赖二氧化硅作为栅极介电层，多晶硅作为栅极电极 P2。这种组合表现出色，主要原因在于热生长的二氧化硅与硅衬底之间近乎理想的界面提供了优异的电学特性和长期可靠性 T3。然而，随着晶体管尺寸按照摩尔定律不断缩小，栅极介电层厚度必须按比例缩放，以维持对沟道的静电控制 T1。当二氧
前金属介质（PMD）：物理学、工艺集成及在先进半导体节点中的演进
引言 在现代集成电路架构中，从前段工艺（FEOL）晶体管制造过渡到后段工艺（BEOL）互连金属化，需要一个关键的绝缘层，该层将器件级结构与第一金属互连层进行电学隔离A2。该层被称为预金属介质层（PMD）（工程实践）。PMD直接沉积在完整的晶体管结构之上——包括栅电极、源/漏区、硅化物接触和浅槽隔离（STI）——并作为构
半导体制造中的自对准接触（SAC）：原理、物理机制与集成逻辑
引言 当半导体技术节点微缩至 28 nm 以下时，晶体管栅极间距的缩小速度快于光刻套刻精度的改善，这使得器件密度与良率之间产生了根本性的矛盾 P1。自对准接触（SAC）工艺正是为了解决这一矛盾而开发的，它通过将接触孔放置精度与光刻对准容差解耦来实现这一目标 P3。SAC 的核心是一种集成方案：在金属栅极回刻之后，在其上
直接键合互连：先进半导体封装中的物理、工艺原理与集成
引言 直接键合互连（DBI）是一种平面化、无凸点的键合技术，通过低温下同时实现电介质与电介质、金属与金属的键合，形成芯片到芯片或晶圆到晶圆的电连接A1。DBI也称为混合键合，已成为先进异构集成的关键使能技术，因为它能够实现接近亚微米间距的互连密度——远远超出了传统焊料微凸点的缩放极限P1。在传统封装中，焊点在大约25
低能量接触（Low Energy Contact，LEC）在半导体制造中的应用：物理学、工艺原理及先进节点演进
引言 随着CMOS技术持续微缩进入纳米尺度，金属互连与半导体源漏区界面相关的电阻——即接触电阻——已成为限制晶体管性能的最主要寄生元件之一P1。低能量接触（LEC）指的是利用低能量离子注入工艺形成浅层重掺杂接触区，并结合硅化物形成和功函数优化，在器件有源区与金属化层之间构建低电阻电通路的工程方法P2。LEC的基本目标是
Deep Dive into Local Via (V0) Integration: Principles, Physics, and Advanced Node Challenges
Introduction In modern integrated circuits, the density of transistors has scaled exponentially in accordance with Moore’s Law T2. As device footprints shrink,
Mastering the First Via Level: Process Integration, Physics, and Advanced Node Challenges in Semiconductor Manufacturing
Introduction In modern integrated circuit (IC) manufacturing, the vertical connection of dense components is as critical as the planar placement of transistors
掌握双功函数金属栅极：原理、集成与先进制程演进
引言 随着半导体器件持续微缩以跟上摩尔定律的步伐，传统的聚硅（polysilicon）栅极已遇到关键的物理极限 P2。具体而言，聚硅栅极会遭受栅极耗尽效应（gate depletion effect）和掺杂剂穿透（dopant penetration）的影响，这会人为地增加有效氧化层厚度并降低晶体管的驱动能力 P2,
Low Energy Contact Engineering: Principles, Physics, and Advanced Node Integration
Introduction In modern very-large-scale integration (VLSI) manufacturing, contact resistance ($R_c$) at the metal-semiconductor interface represents one of the