技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
掌握双功函数金属栅极：原理、集成与先进制程演进
引言 随着半导体器件持续微缩以跟上摩尔定律的步伐，传统的聚硅（polysilicon）栅极已遇到关键的物理极限 P2。具体而言，聚硅栅极会遭受栅极耗尽效应（gate depletion effect）和掺杂剂穿透（dopant penetration）的影响，这会人为地增加有效氧化层厚度并降低晶体管的驱动能力 P2,
Deep Dive into Local Via (V0) Integration: Principles, Physics, and Advanced Node Challenges
Introduction In modern integrated circuits, the density of transistors has scaled exponentially in accordance with Moore’s Law T2. As device footprints shrink,
Mastering the First Via Level: Process Integration, Physics, and Advanced Node Challenges in Semiconductor Manufacturing
Introduction In modern integrated circuit (IC) manufacturing, the vertical connection of dense components is as critical as the planar placement of transistors
Low Energy Contact Engineering: Principles, Physics, and Advanced Node Integration
Introduction In modern very-large-scale integration (VLSI) manufacturing, contact resistance ($R_c$) at the metal-semiconductor interface represents one of the
栅极互连指南：物理原理、工艺集成与纳米级演进
引言 在现代半导体制造中，栅极互连代表了有源晶体管开关元件与上层金属化布线层之间的关键物理及电气桥梁 T1。该接口负责向栅极提供电压激励，通过调节晶体管沟道的静电势来切换器件的导通与关断状态 T3。从历史上看，为了降低电气短路的风险，栅极接触点通常被设置在远离有源沟道区域的位置；然而，随着器件尺寸的缩小，这种布局策略成
Principles of Self-Aligned Contact Oxide: Physics, Process Integration, and Advanced Node Scaling
Introduction In the early era of planar complementary metal-oxide-semiconductor (CMOS) technology, contact placement was primarily governed by lithographic regi
Controlling Surface Topography in Advanced BEOL: The Physics and Process Principles of Copper Dishing and Erosion
Introduction In modern integrated circuit manufacturing, back-end-of-line (BEOL) metallization is responsible for routing electrical signals across billions of
Demystifying the Pre-Metal Dielectric: Physics, Process Integration, and Advanced Node Evolution
Introduction In the fabrication of modern integrated circuits, the boundary between the active semiconductor devices and the complex network of metal interconne
自对准接触（SAC）技术：原理、工艺集成与先进节点演进
引言 随着摩尔定律的不断推进，集成电路物理尺寸的缩小已将光学光刻技术推向其物理极限 T2。当晶体管从平面架构过渡到三维结构（例如鳍式场效应晶体管 (FinFET)）时，关键特征的各向空间容差大幅缩减 P1。在这些特征中，连接晶体管有源源极/漏极区域与后段工艺 (BEOL) 金属化层的电接触点（Contact）是最难进行
先进半导体制造中的钨金属化：材料物理、沉积机制与集成挑战
简介 在现代集成电路（IC）制造中，在亚微米有源器件与宏观世界之间建立可靠的电气连接，需要高度专业化的金属化方案 T3。在半导体工业所使用的难熔金属中，钨（W）占有突出地位 T1。钨主要用于形成接触插塞（contact plugs）、局部互连（local interconnects）和通孔（vias），作为前段工艺（F
垂直互连通路（Via）：物理原理、集成逻辑与先进节点演进
简介 现代集成电路 (IC) 架构依赖于复杂的各层布线网络，以将单颗芯片上的数十亿个微观晶体管连接起来 P2。在这种多层金属化分级结构中，垂直互联通路 (via) 作为物理和电气导管，起到了连接不同垂直平面的导电路径的作用 P1, P4。如果没有这些垂直路径，半导体器件将受限于二维平面布线，从而导致严重的布线拥塞、芯片
铜双大马士革：高级后段工艺金属化中的原理、工艺集成和演进
1.引言 铜双大马士革工艺是一种基础的后段工艺(BEOL)金属化技术，在单次铜填充和化学机械抛光(CMP)步骤中同时形成金属通孔和金属沟槽互连T1。与直接沉积和刻蚀金属膜的方法不同——这种方法对铜不适用，因为Cu的干法刻蚀会产生非挥发性副产物——该工艺改为首先在介电层中刻蚀所需的几何形状，用铜填充，然后通过CMP去除多