技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
掌握氧化层凹槽刻蚀：原理、机制与先进节点集成
简介 在追求晶体管持续微缩的过程中，半导体行业已从经典的二维平面架构转向复杂的立体非平面架构，例如基于垂直鳍片的鳍式场效应晶体管 (FinFET) P1, P2。这种架构转变从根本上改变了隔离和有源器件尺寸的定义方式 P2。在平面工艺中，器件隔离是通过用二氧化硅 ($SiO_2$) 填充沟槽，并将其与有源硅表面平坦化来
半导体制造中锥形轮廓刻蚀的基础：原理、机制与集成
引言 锥形轮廓刻蚀，通常被称为斜坡刻蚀或锥形刻蚀，是一种专门的等离子体刻蚀技术，旨在制造具有可控、非垂直侧壁角度的特征结构 P1, T1。虽然垂直、高度各向异性的轮廓通常是集成电路保持高间距密度（pitch density）的黄金标准，但某些结构需要正斜率以利于后续加工 T1, P3。在半导体制造中，创建锥形斜坡对于确
Demystifying Contact Hole Etch: Process Physics, Integration Principles, and Advanced Node Challenges
Introduction The fabrication of modern integrated circuits is divided into distinct manufacturing phases, where the transition between the active device layer a
Wet Chemical Cleaning in BEOL: The Science and Engineering of EKC Post-Etch Residue Removal
1. Introduction In modern ultra-large-scale integration (ULSI) semiconductor manufacturing, defining features at sub-nanometer scales requires an intricate danc
先进半导体制造中突破性刻蚀（Break-Through Etch）的原理与集成
引言 在先进半导体制造领域，实现亚纳米级的结构精度需要对每一个界面和薄膜表面进行绝对控制 A2。在基于等离子体的干法刻蚀工艺中，最关键但常被忽视的阶段之一是初始步骤：穿通刻蚀（break-through etch），也称为突破刻蚀、BT刻蚀或初始刻蚀 T1。 在对主要目标材料（如多晶硅、金属或先进电介质）进行图形化之前
远程等离子体氧化物刻蚀：物理机制、工艺原理及先进节点集成
引言 在先进半导体制造中，如何在不损伤底层原子层的情况下选择性去除超薄膜，是实现器件微缩的一项关键要求 T2。随着晶体管从平面架构向复杂的 3D 结构过渡，传统的干法刻蚀技术面临物理极限 T1, T2。标准的反应离子刻蚀 (RIE) 系统会使衬底受到高能离子轰击，这可能导致严重的晶格缺陷、晶圆带电以及关键尺寸 (CD)
理解光刻-刻蚀-光刻-刻蚀（LELE）：物理原理、工艺集成与先进制程演进
简介 在持续追求缩小硅集成电路 (IC) 特征尺寸的过程中，半导体制造业最终遇到了光学分辨率的基本物理边界 T2。根据瑞利分辨率准则，最小可分辨特征尺寸与曝光波长成正比，与投影光学系统的数值孔径 (NA) 成反比 T2。当使用浸没式工具的光刻技术达到其理论缩放极限时，由于光的衍射极限，通过单次曝光打印密集的亚分辨率图案
Etch Back Principles, Integration Physics, and Technology Node Evolution
Introduction In the continuous scaling of integrated circuits, achieving planar, void-free, and highly reliable multi-layer structures is a primary objective of
Unlocking Performance and Precision: The Physics, Mechanics, and Evolution of Contact Etch Stop Layers
Introduction In the continuous push to downscale semiconductor devices, geometric scaling alone has long ceased to be the sole driver of performance improvement
先进半导体制造中刻蚀停止层（ESL）的物理机制与工艺集成
引言 在现代半导体制造中，在深宽比（high-aspect-ratio）特征结构中保持原子级尺寸控制是器件微缩最关键的要求之一 P1。随着水平尺寸的缩小，干法刻蚀过程中的垂直深度控制极易受到工艺波动、衬底不均匀性和等离子体波动的影响 A2。为了减轻这些偏差，工艺工程师会使用一种称为刻蚀停止层（Etch Stop Lay
半导体制造中的反应离子刻蚀：物理机制、原理与工艺演进
引言 反应离子刻蚀（RIE）是半导体制造中广泛使用的一种基准干法刻蚀技术，用于将光刻图形转移到各种基板材料上 P1。随着集成电路特征尺寸缩小至纳米尺度，传统的基于液体的材料去除方法——如湿法刻蚀——因其本质上的各向同性而变得不再适用，这会导致掩模下方出现横向侧蚀 T2。为了克服这些限制，业界依赖于反应离子刻蚀工艺，该工
半导体刻蚀：物理原理、工艺机制与先进集成
简介 刻蚀是一种基础工艺，利用物理或化学方法去除不需要的材料部分，以制造精确的微观结构 P1。虽然最早的刻蚀技术出现在艺术领域，如雕塑和印刷，但现代刻蚀已发展成为微电子行业中最关键的工艺之一 P1。在半导体制造中，刻蚀用于通过使用掩模层（通常是光刻胶，有时也使用其他薄膜）选择性地去除材料来对薄膜进行图案化 T1。该工艺