技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
反应离子刻蚀（RIE）：半导体制造中的物理原理、机制与演进
引言 反应离子刻蚀（RIE）是一种干法刻蚀技术，它将化学反应性等离子体与定向离子轰击相结合，以实现高度各向异性的材料去除P3。在半导体制造中，从光刻胶到下层薄膜的图形转移，关键取决于能否刻蚀出垂直轮廓并实现严格的尺寸控制T2。与各向同性进行且会损害图形保真度的湿法刻蚀不同，RIE利用化学反应与物理溅射之间的协同作用，产
半导体制造中的刻蚀速率：物理原理、工艺动力学及先进节点演进
引言 刻蚀速率——单位时间内去除的材料体积或深度——是半导体制造中最基本的度量指标之一，直接控制着工艺产能、图形保真度和器件良率P1。无论是采用湿法化学刻蚀还是基于等离子体的干法刻蚀，刻蚀速率都量化了目标材料在晶圆表面被消耗的快慢程度，其正式定义为厚度变化量除以刻蚀时间P2。实践中，工程师通过比较刻蚀前后薄膜厚度（或台
接触刻蚀停止层（CESL）：原理、应力工程及先进节点演进
引言 接触刻蚀停止层，通常缩写为CESL，是一层薄薄的氮化硅薄膜，在层间介电质（ILD）沉积之前，共形沉积在晶体管栅极堆叠和源漏区上方 P1。它最初在0.25微米技术节点被引入时，其主要功能纯粹是实用性的：在接触孔形成过程中作为刻蚀停止阻挡层，防止对底层浅槽隔离（STI）和硅化物源漏表面的过刻蚀 P1。如果没有这样的阻
半导体制造中的蚀刻停止层：原理、物理机制与集成逻辑
引言 刻蚀停止层（ESL）是在半导体器件堆叠中沉积的一层薄薄的、选择性耐蚀刻的薄膜，其作用是在图案转移过程中，于精确界定的材料界面处终止刻蚀工艺，从而防止过刻蚀、交叉污染以及对底层结构的意外损坏 P1。在现代半导体制造中，ESL是不可或缺的集成元件，在激进的各向异性刻蚀步骤中，它保护着鳍式侧壁、浅沟槽隔离（STI）、高
EKC刻蚀后残留物去除：原理、机理及先进节点集成于半导体制造
引言 在半导体制造中，每一个定义图形的等离子体刻蚀步骤都会在晶圆表面留下不希望的副产物 T2。这些副产物统称为刻蚀后残留物，由高度交联的聚合物薄膜、金属卤化物、氟碳沉积物以及溅射材料组成，它们粘附在侧壁、沟槽底部和图形顶部 A2。如果不去除，它们会导致接触电阻升高、线间漏电、图形缺陷以及长期可靠性失效 T1。EKC 刻
掌握氧化层凹槽刻蚀：原理、机制与先进节点集成
简介 在追求晶体管持续微缩的过程中，半导体行业已从经典的二维平面架构转向复杂的立体非平面架构，例如基于垂直鳍片的鳍式场效应晶体管 (FinFET) P1, P2。这种架构转变从根本上改变了隔离和有源器件尺寸的定义方式 P2。在平面工艺中，器件隔离是通过用二氧化硅 ($SiO_2$) 填充沟槽，并将其与有源硅表面平坦化来
半导体制造中锥形轮廓刻蚀的基础：原理、机制与集成
引言 锥形轮廓刻蚀，通常被称为斜坡刻蚀或锥形刻蚀，是一种专门的等离子体刻蚀技术，旨在制造具有可控、非垂直侧壁角度的特征结构 P1, T1。虽然垂直、高度各向异性的轮廓通常是集成电路保持高间距密度（pitch density）的黄金标准，但某些结构需要正斜率以利于后续加工 T1, P3。在半导体制造中，创建锥形斜坡对于确
Demystifying Contact Hole Etch: Process Physics, Integration Principles, and Advanced Node Challenges
Introduction The fabrication of modern integrated circuits is divided into distinct manufacturing phases, where the transition between the active device layer a
Wet Chemical Cleaning in BEOL: The Science and Engineering of EKC Post-Etch Residue Removal
1. Introduction In modern ultra-large-scale integration (ULSI) semiconductor manufacturing, defining features at sub-nanometer scales requires an intricate danc
先进半导体制造中突破性刻蚀（Break-Through Etch）的原理与集成
引言 在先进半导体制造领域，实现亚纳米级的结构精度需要对每一个界面和薄膜表面进行绝对控制 A2。在基于等离子体的干法刻蚀工艺中，最关键但常被忽视的阶段之一是初始步骤：穿通刻蚀（break-through etch），也称为突破刻蚀、BT刻蚀或初始刻蚀 T1。 在对主要目标材料（如多晶硅、金属或先进电介质）进行图形化之前
远程等离子体氧化物刻蚀：物理机制、工艺原理及先进节点集成
引言 在先进半导体制造中，如何在不损伤底层原子层的情况下选择性去除超薄膜，是实现器件微缩的一项关键要求 T2。随着晶体管从平面架构向复杂的 3D 结构过渡，传统的干法刻蚀技术面临物理极限 T1, T2。标准的反应离子刻蚀 (RIE) 系统会使衬底受到高能离子轰击，这可能导致严重的晶格缺陷、晶圆带电以及关键尺寸 (CD)
理解光刻-刻蚀-光刻-刻蚀（LELE）：物理原理、工艺集成与先进制程演进
简介 在持续追求缩小硅集成电路 (IC) 特征尺寸的过程中，半导体制造业最终遇到了光学分辨率的基本物理边界 T2。根据瑞利分辨率准则，最小可分辨特征尺寸与曝光波长成正比，与投影光学系统的数值孔径 (NA) 成反比 T2。当使用浸没式工具的光刻技术达到其理论缩放极限时，由于光的衍射极限，通过单次曝光打印密集的亚分辨率图案