技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
介质空洞与金属空洞：先看缺陷打断了什么任务
沿隔离、导电和后续可达性，比较介质与金属填充空洞的不同后果。
薄膜均匀性与台阶覆盖：两个不同的空间问题
分开全片薄膜均匀性、局部台阶覆盖和完整填充三个观察结果。
原子层沉积：基本原理、机制及其在先进半导体制造中的集成
原子层沉积（ALD）是一种气相薄膜沉积技术，通过顺序、自限性的表面化学反应，以亚单层为单位生长材料。与同时引入前驱体和反应气体、薄膜生长速率取决于通量和分压的传统化学气相沉积（CVD）不同，ALD…
CVD：表面反应动力学、薄膜生长与集成
化学气相沉积（CVD）是一种材料加工技术，通过气相前驱体的化学反应在加热的衬底上形成固态薄膜。与依赖原子在表面物理凝聚的物理气相沉积（PVD）方法（如溅射或蒸发）不同，CVD利用气-固异质化学反应，提供更优异的保形性、…
LPCVD 原理：传输、表面反应与覆盖
区分 LPCVD 的传输、表面反应与覆盖问题。
PECVD：等离子体化学与薄膜生长
PECVD 利用等离子体活性物种成膜；ICP-PECVD 是其中一种等离子体源设计。热预算、覆盖、膜质和损伤取决于化学与反应器条件。
PVD 溅射：从靶材到晶圆
PVD 把材料从源转移到晶圆；溅射依靠离子动量。7nm 金属薄膜截面只提供集成语境，不能证明具体步骤采用溅射。
钝化层沉积：物理原理、工艺整合与先进制程演进
引言与概述 在现代半导体制造中，后道工序（BEOL）的最终步骤对器件良率和可靠性的影响，丝毫不亚于前道晶体管图形化。当复杂的金属互连网络和层间介质（ILD）完全构建完毕后，脆弱的活性硅电路必须得到严密的保护。
沉积速率：定义与适用边界
沉积速率衡量单位时间的膜厚增长。覆盖和膜质权衡取决于方法及几何；所链接流程未报告速率。
先进半导体金属化中的化学镀：原理、动力学及节点演进
随着半导体特征尺寸深入到 10 纳米以下范畴，传统的物理沉积技术面临严峻的物理限制。在先进集成电路的后段工艺（BEOL）金属化中，形成无孔隙、高导电且可靠的互连线是一项首要的工程挑战。
流动化学气相沉积（FCVD）：填沟、转化与平坦化
可流动化学气相沉积（FCVD）让沉积中的含硅网络具有迁移和填沟能力，以降低狭窄开口过早封口的风险。它解决的是材料怎样进入空隙；后续转化与致密化解决材料是否稳定，CMP 则去除顶部过量材料并建立平面。这三件事不能用“填满了”一并概括。
化学气相沉积：基础物理、机理及先进工艺集成
CVD 通过气相前驱体反应成膜；所链接的 40nm 沉积步骤说明薄膜位置，不能确定方法为 CVD。