技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
替换金属栅为什么先做占位栅？
理解占位栅怎样保存几何，以及替换为最终金属栅时哪些边界必须保留。
STI 已填充并平坦化，为什么还可能需要回蚀？
解释STI填充、CMP和后续回蚀为何服务于不同几何目标。
7nm 栅接触为何曝光两次？读懂 LELE 图形保存
LELE 将目标图形分成两组，分别光刻并刻蚀。它缓解单次成像需要处理的图形密度，但将两组位置重新组合时，套刻与边缘位置误差仍然重要。这条 7nm Flow 的 CON／CB 栅接触段就有 E1、E2 两轮成像与记忆层转移，应依据两轮成像与刻蚀的职责识别，而不是只看步骤缩写。
彩色滤光片、透明平坦层与微透镜：BSI 像素里三种不同的工作
彩色滤光片选择到达像素的光谱，透明基底层为滤光阵列上方准备表面，微透镜则把光引向感光区域。若把三者都理解成可以互相替代的“增感层”，就无法解释为什么流程需要依次完成这些不同工作。
共形覆盖为什么不等于填满沟槽？从衬垫到 FCVD 看区别
共形沉积强调薄膜沿已有表面连续覆盖；填沟强调空隙内部能否被材料占据。两侧壁上的膜即使一样均匀，继续增厚也可能先在入口会合，把内部尚未填满的空间封住。FCVD 利用沉积中间体的迁移能力改善填充，但仍需要后续转化与材料稳定性控制。它并不让共形衬垫失去价值：两者在同一沟槽里承担不同工作。
硬掩膜与刻蚀停止层：一个管开口，一个管边界
硬掩膜承接并保存图形，让目标材料只从指定开口被去除；刻蚀停止层利用材料去除速率的差别，在刻蚀到达某一界面时提供保护或工序切换的余量。两者都可能使用氮化硅，但材料名称相同不等于任务相同。判断一层膜的角色，要看它处在目标材料的哪一侧，以及后续刻蚀希望保留哪条边界。
感光结、转移栅与 FD：电荷怎样变成读出信号？
一个像素输出的电压，背后有光生电荷收集、储存、转移和转换等不同环节。把所有 n 型区域都叫作“感光区”，会混淆光电二极管与读出节点；把表面 p 型钉扎层当成更大的储荷区，也会误解它的作用。
自对准接触与常规接触：哪条边界允许重叠？
接触既要碰到目标端子，又要避开紧邻的栅电极。常规方案主要依靠图形落点和版图间距留出绝缘余量；自对准接触进一步让已有介质结构参与限定开口。它改变的是开口对邻近结构的容忍方式，而不是让任何位置偏差都变得安全。
背照式传感器为什么先键合，再减薄？
让光从传感器背面进入，并不只是把器件在图上翻过来。背面硅需要被去除到适合后续器件与光学集成的状态，而越来越薄的传感器结构还必须承受加工和搬运。键合首先解决的就是后续材料去除所需的支撑问题。
28nm STI CMP机理：平坦化物理、界面化学与缺陷控制
完整工艺流程中的功能 在先进集成电路制造中，浅沟槽隔离（STI）作为主要的结构边界，防止相邻晶体管之间产生寄生漏电流和闩锁效应 P1T1。
7nm Fin凹陷机理：物理原理、集成工艺与Fin高度调控
在完整流程中的功能 在亚10纳米逻辑制造中，Fin凹陷刻蚀作为关键的尺寸设定步骤，将平面化的浅沟槽隔离（STI）介质表面转变为暴露的三维导电沟道鳍片。
STI CMP对40nm BSI CIS中像素与外围集成的影响
在完整流程中的功能 在40nm背照式（BSI）CMOS图像传感器（CIS）中，浅沟槽隔离（STI）化学机械平坦化（CMP）是连接初次沟槽隔离形成与有源器件图形化之间的关键桥梁。