技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
28nm平面阱形成工艺流程：集成逻辑、器件物理与模块依赖关系
在完整流程中的作用 在28nm平面工艺流中，阱形成模块作为基础掺杂架构，后续所有晶体管、隔离和互连层均建立于此之上 T1。在此模块开始前，晶圆已经历了28nm平面浅槽隔离工艺流，该流程定义了有源区之间的横向边界 A1。阱模块接收具有STI结构的图案化衬底，必须在有源区下方形成电学区分的N型和P型掺杂区，每个区域都具有受
28nm平面阱与沟道注入集成工艺流程：原理、机制与集成逻辑
在整个流程中的角色 28nm平面工艺的阱和沟道注入集成代表了前段工艺（FEOL）流程中的一个关键转折点 T2。在此阶段，硅衬底已经完成了浅槽隔离（STI）的形成以及初始有源区的定义，从而建立了相邻器件区域之间的物理边界 A2。阱和沟道注入模块接收这种已构图的衬底，并且必须在栅极堆叠沉积开始之前，向下游提供一个精确掺杂的
28nm 平面器件源漏集成工艺流程：原理、机制与集成逻辑
在完整流程中的角色 28nm平面逻辑工艺中的源漏（SD）模块位于前段工艺（FEOL）序列的关键位置 P2。它接收已经历过阱/沟道注入、扩展（也称轻掺杂漏极或LDD）注入以及第一次侧墙形成工艺的结构——所有这些步骤定义了沟道掺杂轮廓和初始栅极边缘架构 T1。SD模块的职责是完成晶体管的终端区域：形成深源/漏结，引入适当的
14nm FinFET嵌入式硅锗源漏集成：工艺流程原理与应变工程机制
在完整流程中的角色 在14纳米FinFET技术节点中，嵌入式硅锗（eSiGe）源漏模块是整个p型场效应晶体管（pFET）制造流程中性能最关键的集成序列之一P1。该模块接收来自上游步骤的部分完成的FinFET结构：硅鳍已经过图案化和成型，浅沟槽隔离（STI）已形成并回刻，栅极堆栈已沉积并图案化，沿栅极侧壁已定义第一间隔层
14nm FinFET 阱与沟道注入集成工艺流程：原理、机制与模块依赖性
在完整流程中的角色 阱和沟道注入集成模块在14nm FinFET工艺流程中处于一个关键节点，连接了鳍结构成形与栅极堆栈构建 P2。在浅槽隔离（STI）定义和鳍结构显露之后，必须对衬底进行电学配置，以在同一芯片上同时支持N型和P型器件 A1。该模块接收一个嵌入STI氧化物中、带有图形的硅鳍结构，其鳍结构几何形状已通过自对
40nm BSI CMOS图像传感器像素与外围接触注入集成：工艺流程原理与器件物理
在完整流程中的角色 40纳米背照式（BSI）CMOS图像传感器代表了这样一代图像传感器技术：像素阵列和外围逻辑电路必须共存于同一衬底上，同时服务于根本不同的电气功能A2。在此架构中，像素与外围接触注入集成模块——通常被称为PCN模块工艺流——占据了关键的中段至前段的位置P3。它接收已完成主要器件结构制造的晶圆：像素区的
40nm背照式CMOS图像传感器NMOS源漏极与浮动扩散集成：工艺流程原理与器件物理
在整体流程中的角色 40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器代表了一代产品，其像素缩放要求将NMOS源漏（S/D）和浮动扩散（FD）的形成视为紧密耦合的集成模块，而非独立的注入步骤A1。该模块位于整个40nm BSI CMOS图像传感器工艺流程的关键节点：它接收已完成栅极堆叠形成和侧墙间隔层定
7nm FinFET源漏集成：工艺流程原理、器件物理与模块依赖性
在完整流程中的角色 在7纳米FinFET工艺中，源漏（SD）集成模块位于前段工艺（FEOL）晶体管定义与完成栅极堆栈的替代金属栅极（RMG）序列之间的关键位置 T3。当SD模块接收晶圆时，鳍状结构已通过自对准双重/四重图形化、浅槽隔离（STI）形成并回刻以暴露有源鳍，而假栅极堆栈——包括牺牲栅极电极和栅极介电层——已沉
14nm FinFET外延硅源漏集成工艺流程：原理、机制与集成逻辑
在完整流程中的角色 14nm FinFET 外延硅源漏（SD_ESI）模块在前段工艺流程中占据关键地位，位于栅极图形化和接触孔形成之间 A2。该模块接收一个已部分制造的晶体管结构，其中伪栅堆栈已在图案化的硅鳍片上定义完成，第一间隔层（通常称为内间隔层或外部间隔层）已沉积并刻蚀，浅沟槽隔离已回刻以暴露鳍片有源区 P2。该
40nm背照式CMOS图像传感器N型浮置扩散区集成工艺流程：原理、机理与集成逻辑
在整个流程中的角色 40nm背照式（BSI）CMOS图像传感器代表了背照式像素技术的一个世代，其中N型浮动扩散（NFD）模块在整个工艺流程中占据关键位置 P2。要理解其作用，我们首先需要认识到完整的 40nm BSI CMOS图像传感器工艺流程 涵盖了一系列模块——从外延衬底制备，经过光电二极管（PD）形成、传输栅（T
40纳米背照式CMOS图像传感器阱区形成工艺流程：逻辑集成、物理原理与氧化生长法则
在整个流程中的角色 在40nm背照式CMOS图像传感器工艺流程中，阱形成模块占据着器件隔离完成与光电二极管/栅极堆叠构建之间的关键位置P1。该模块接收已经历浅槽隔离定义和有源区图形化的衬底，硅表面已准备好进行选择性掺杂剂引入A2。该模块的基本任务是为传感器阵列中的每个像素和外围晶体管建立正确的背景掺杂分布——包括N阱和
预非晶化注入（PAI）：半导体制造中的物理原理、工艺集成与技术节点演进
引言 预非晶化注入 (PAI) 是一种半导体工艺技术，其在掺杂注入步骤之前，通过离子轰击有意将晶态硅衬底转变为非晶态 P4。其目的是消除导致离子沟道效应的长程晶格有序性，从而能够形成超浅且陡峭的掺杂分布 T1。在现代互补金属氧化物半导体 (CMOS) 制造中，形成极浅且高激活度的结对于控制短沟道效应、最小化串联电阻以及