引言
当半导体技术节点微缩至 28 nm 以下时，晶体管栅极间距的缩小速度快于光刻套刻精度的改善，这使得器件密度与良率之间产生了根本性的矛盾 。自对准接触（SAC）工艺正是为了解决这一矛盾而开发的，它通过将接触孔放置精度与光刻对准容差解耦来实现这一目标 。SAC 的核心是一种集成方案：在金属栅极回刻之后，在其上方沉积一层保护性介电层——通常是氮化硅（SiN）。这样，当接触孔被刻蚀进入层间介电层（ILD）时，刻蚀化学物质会选择性地去除氧化物，同时保留完整的氮化硅覆盖层，从而防止源/漏接触与栅极之间发生电短路 [P1, P2]。
SAC 的重要性不言而喻（工程实践）。没有它，每一个接触通孔都需要较大的套刻容差，以确保轻微错位的接触不会落到栅极上并造成灾难性短路 。随着栅极间距从 28 nm 收紧至 7 nm 节点，接触与栅极之间的间距缩小到仅凭扫描仪套刻误差就可能超过可用容差的程度 。SAC 将原本会限制良率的光刻对准问题，转变为可通过刻蚀化学和薄膜沉积进行工程化的材料选择性选择问题 。这一范式转变使得高密度 FinFET 制造成为可能，而 FinFET 正是现代逻辑和存储器技术的基石 。
SAC 在 DRAM 制造中也具有深远意义，其中位线接触和存储节点接触必须在极其紧凑的存储单元间距内形成 。在 DRAM 中，SAC 工艺失效是主要的良率限制机制之一，并且这些缺陷通常在物理上不可见——需要先进电学计量技术才能检测 。
物理原理与机制
刻蚀选择性作为基本原理
SAC 的物理基础在于二氧化硅（SiO₂）和氮化硅（SiN）在碳氟基等离子体条件下的差异化刻蚀行为 。在反应离子刻蚀（RIE）环境中，氟（F）自由基与表面的硅原子反应，生成挥发性氟化硅（SiFₓ），而来自碳氟前驱体的碳基物种则会沉积聚合物类抑制层 。关键洞察在于：在 SiO₂ 表面上，Si–O 键断裂时释放的氧与碳反应生成挥发性 CO 和 CO₂，这会持续去除聚合物，使得刻蚀得以继续进行 。然而，在 SiN 表面上，氮不会形成同等挥发性的碳化合物，因此富碳聚合物层会累积并钝化表面，从而大幅降低刻蚀速率 。
表面反应动力学的这种差异正是 SAC 成为可能的原因 。SiO₂ ILD 可以被刻蚀掉以打开接触孔，同时栅极上方的 SiN 覆盖层作为保护屏障得以保留，即使接触图形有意与栅极区域重叠也是如此 [P1, P2]。
离子增强化学刻蚀
刻蚀过程并非纯粹的化学过程，而是离子辅助的 。单独的中性自由基或单独的离子轰击都无法产生高效的刻蚀——两者之间的协同作用至关重要 。离子提供了方向性能量，破坏了 SiO₂ 上的聚合物钝化层，使 F 自由基能够到达下方的硅并形成挥发性产物 。在 SiN 上，聚合物层更厚且更稳定，在相同的离子能量条件下，它不会被完全移除，从而维持钝化作用 。等离子体中的离子能量分布函数和自由基通量共同决定了在每个表面上刻蚀和钝化哪一方占主导 。
器件物理原理
从器件物理的角度来看，SAC 解决了缩放的晶体管中固有的寄生电阻和电容权衡问题 。接触电阻是源/漏串联电阻的主要组成部分，该串联电阻包括积累层电阻、扩展电阻、薄层电阻和接触电阻 。通过自对准硅化物（salicide）工艺形成的硅化物-硅界面，定义了有效的接触面积，从而决定了接触电阻率 。SAC 使接触能够尽可能靠近沟道放置，从而最小化接触与有源沟道区域之间的扩展电阻和积累层电阻 。
同时，保护栅极的 SiN 覆盖层会在接触与栅极之间引入寄生电容 。如果在 SAC 刻蚀过程中 SiN 覆盖层变薄或变圆，栅极到源/漏的电容就会增加，导致过大的泄漏电流和退化的器件性能 。因此，SAC 工艺必须同时实现高 SiO₂ 对 SiN 的选择性以防止覆盖层侵蚀，并保持对接触孔尺寸的严格控制 。
工艺原理
栅极回刻与氮化物覆盖层形成
SAC 工艺流程始于栅极图形化和源/漏形成之后 。在高 k/金属栅极集成方案中，金属栅极被沉积并平坦化，然后选择性地回刻至低于相邻介电层顶面的位置 。随后，一层 SiN 刻蚀停止层共形沉积在整个结构上并平坦化，填充回刻的栅极区域 。在后续的接触刻蚀过程中，该氮化物层成为栅极的牺牲性保护层 。栅极回刻的深度和氮化物沉积的保形性共同决定了氮化物覆盖层的最终厚度和形状——这是一个直接支配 SAC 刻蚀容量的参数 。
接触图形化与选择性刻蚀
氮化物覆盖层形成后，沉积一层覆盖氧化物，并执行标准的接触光刻 。接触刻蚀必须以超高选择性去除 SiO₂，同时保留 SiN 。多个工艺参数直接影响最终结果：
- 碳氟气体化学（F/C 比）：较低的 F/C 比促进聚合反应，增加 SiN 钝化和选择性，但存在聚合物在接触孔内累积（夹断）的风险 。较高的 F/C 比可提高 SiO₂ 刻蚀速率，但会降低对 SiN 的选择性 。
- 氢气（H₂）稀释：向等离子体中加入 H₂ 会清除 F 自由基并促进富碳聚合物形成，这可以提高选择性，但也可能加剧高深宽比接触中的夹断问题 。
- 离子能量与通量：更高的离子能量可改善各向异性，并有助于移除接触孔底部的聚合物，但过高的能量可能击穿栅极上的 SiN 覆盖层，导致侵蚀 。离子能量与自由基通量之间的平衡决定了 SiO₂ 和 SiN 表面上的混合层厚度 。
- 压力与气体流量：较低的压力通常能提供更具方向性的离子通量，改善高深宽比接触中的轮廓控制，但可能降低整个晶圆上的刻蚀速率均匀性 。
原子层刻蚀（ALE）过渡
随着接触尺寸缩小且深宽比超过 10，传统的连续 RIE 难以提供 SAC 所需的原子级精度和选择性 。等离子体辅助原子层刻蚀（ALE）将表面改性步骤与离子活化步骤解耦，将反应限制在自限性的单层尺度过程内 。在 ALE 中，碳氟前驱体首先改变表面化学性质，随后使用低能量 Ar 等离子体步骤移除被改性的层 。由于移除步骤中的离子能量保持在下方 SiN 溅射阈值以下，因此选择性天然高于连续 RIE 。其代价是产能：ALE 本质上更慢，并且穿透厚 ILD 所需的循环次数可能相当可观 。
接触填充与集成
SAC 刻蚀打开接触孔后，进行金属填充——通常逻辑接触用钨（W），或某些 DRAM 应用掺杂多晶硅 [P2, P3]。底部界面的质量至关重要：接触孔底部的任何残留氧化物都会增加接触电阻，并可能引起器件失效 。有时会引入先进的清洗工艺，例如等离子体原生氧化物清洗（PNC），以去除工艺步骤之间形成的原生氧化物层 。在较新的发展中，已探索无阻挡层钌（Ru）接触以通过消除传统的 TiN/TaN 阻挡层来降低串联电阻，尽管这对表面洁净度和 Ru 成核均匀性提出了严格要求 [A1, A2]。
挑战与失效模式
接触-栅极短路
最严重的 SAC 失效模式是源/漏接触与栅极之间的直接短路 。当 SiN 覆盖层在接触刻蚀过程中受损时——无论是由于刻蚀选择性不足还是过高的离子能量击穿氮化物层——就会发生这种情况 [P1, P2]。一旦氮化物被破坏，下方的栅极金属暴露，后续的金属沉积会在栅极和源/漏之间形成导电路径 。这种失效通常在芯片层面是致命的，是先进节点中主要的良率限制机制之一 。
高深宽比接触中的夹断
在 FinFET 等 3D 架构中，SAC 接触孔的深宽比可能超过 10 。随着刻蚀深入接触孔，碳氟聚合物在侧壁上累积 。如果聚合物沉积速率在孔的中段超过移除速率，开口会变窄或完全闭合——这种现象称为夹断 。夹断阻碍了接触孔底部 SiO₂ 的完全移除，导致 W 插塞与下方源/漏之间的电连接不良或没有连接 。这种失效在电学上可检测为开路或高阻接触，但在标准检测中可能在物理上不可见 。
SiN 覆盖层侵蚀与圆角化
即使 SiN 覆盖层未被完全穿透，SAC 刻蚀过程中发生的部分侵蚀或边角圆角化也会降低性能 。氮化物覆盖层的圆角化会减小接触插塞与栅极之间的有效介电层厚度，从而增加寄生电容和漏电流 。这不会立即引起短路，但会在器件寿命期间表现为关态漏电流升高、亚阈值斜率退化，或与时间相关的介电击穿（TDDB） [P1, P2]。
接触底部残留氧化物
在接触孔底部 ILD 刻蚀不完全会留下薄层 SiO₂ 残留物，位于接触金属与源/漏硅化物或外延区之间 。此残留物充当隧穿势垒，大幅增加接触电阻 。在 DRAM 中，这种失效模式表现为 tRDL 参数（数据输入与字线预充电之间允许的时间间隔）的退化，这是单元访问晶体管及接触性能的敏感指标 。导电原子力显微镜（C-AFM）已被证明可有效诊断此类失效，因为它能检测由超薄氧化物残留物引起的连续电阻变化，而这些残留物对于基于传统 SEM 的被动电压对比（PVC）方法是不可见的 。
轮廓畸变与边角损失
在高深宽比 SAC 刻蚀中，接触孔轮廓可能出现弓形、锥形，或在 ILD 与 SiN 覆盖层的界面处出现边角损失 。这些畸变源于深特征结构内部不均匀的离子通量分布、底部自由基耗尽以及侧壁聚合物累积 。轮廓畸变影响后续的金属填充步骤：收窄或锥形的轮廓可能导致 W 沉积过程中形成空洞，而 SiN 覆盖层边缘的边角损失则减小了对栅极短路的保护裕度 。
技术节点演进
28 nm 与平面 MOSFET 时代
在 28 nm 节点，具有高 k/金属栅极堆叠的平面 MOSFET 是主流技术 。接触-栅极间距仍然足够大，以至于 SAC 并非普遍需求——具有足够套刻控制能力的传统接触刻蚀即可达到良率目标 。然而，随着栅极间距缩放开始超过扫描仪套刻精度的改善，SAC 采用的种子已被播下 [P1, P4]。一些制造商引入了带有 SiN 刻蚀停止层的简化 SAC 方案，作为提高良率的措施 。对于对该时代更广泛背景感兴趣的人，28nm Planar Flow 提供了详细的工艺集成参考 。
22 nm 与 FinFET 过渡
英特尔在 22 nm 引入的三栅极（FinFET）晶体管标志着 SAC 的首次大批量制造部署 。FinFET 的 3D 几何结构，带有从衬底凸起的鳍片，为接触形成创造了新的挑战：源/漏区域现在局限于鳍片顶部和抬高的外延区，栅极包裹在鳍片上，为接触放置错误留下的空间极小 。SAC 工艺——回刻金属栅极、沉积 SiN 刻蚀停止层、选择性地向氮化物刻蚀接触——使得晶体管性能的栅极宽度优化得以独立于接触良率约束进行 。这种解耦是 FinFET 可制造性的关键推动因素 。
14 nm 与多重图形化复杂性
在 14 nm，FinFET 缩放与自对准多重图形化（SAMP）技术的结合增加了工艺步骤的数量和边缘放置误差（EPE）管理的复杂性 。SAC 不再是可选的，而是必需的（工程实践）。接触间距收紧到即使基于 EUV 的光刻也无法保证在没有 SAC 保护的情况下拥有足够的套刻裕度 。刻蚀选择性要求变得更加严格，对于最关键的 SAC 层，开始从连续 RIE 向 ALE 过渡 [P2, P4]。14nm FinFET process flow 展示了该节点完整的集成复杂性 。
7 nm 及更先进节点
在 7 nm，SAC 面临其最严苛的要求（工程实践）。接触尺寸接近光刻分辨率极限，SiN 覆盖层厚度必须最小化以降低寄生电容，同时仍提供足够的刻蚀裕度 。7nm FinFET process flow 展示了该节点接触集成的全部复杂性 。在此节点，ALE 已成为 SAC 刻蚀的生产要求，因为连续 RIE 无法提供必要的选择性和精度 。此外，接触-有源-栅极（COAG）和自对准栅极接触（SAGC）方案的引入——其中接触直接放置在栅极区域上方——代表了 SAC 理念向逻辑极限的延伸，以最大化面积效率 。这些方案依赖于多色材料集成，其中栅极和源/漏区域上的不同介电覆盖层充当选择性刻蚀目标 。
正在探索先进的接触金属化技术，包括无阻挡层 Ru 接触，以降低随着接触面积缩小而日益占主导地位的串联电阻 [A1, A2]。SAC 刻蚀化学与新型接触金属之间的相互作用增加了另一层集成复杂性 。
相关工艺
自对准硅化物（Salicide）
SAC 和 salicide 共享自对准理念，但作用于晶体管制造的不同阶段 。Salicide 通过利用沉积金属与暴露硅的选择性反应在源/漏区域形成硅化物接触——覆盖在氧化物间隔区上的金属不发生反应，随后被移除 。硅化物作为 SAC 接触插塞的着陆垫，硅化物-硅界面的质量直接决定了 SAC 必须克服的接触电阻 。源/漏凹槽与接触形成之间的关系对于基于先进外延的源/漏结构尤为重要 。
自对准双重图形化（SADP）
SADP 和 SAC 共享使用材料选择性来定义超出光刻分辨率极限的图形的基本原理 。SADP 使用在芯轴图形上形成的侧壁间隔层来加倍图形密度，而 SAC 使用刻蚀选择性来定义相对于栅极的接触放置 。两者都依赖于共形沉积后接各向异性刻蚀，并且都受益于 ALE 技术以实现精度控制 [P2, P4]。
预金属介电层（PMD）与 ILD 集成
预金属介电层和 ILD 层是 SAC 接触被刻蚀通过的介质 。这些介电材料的材料属性——它们的密度、化学计量比和应力状态——直接影响刻蚀速率和选择性 。PMD/ILD 与 SiN 覆盖层之间的界面尤为关键：沉积过程中的任何界面混合或损伤都会产生薄弱点，SAC 刻蚀可能在此提前突破 。
钨接触填充
SAC 刻蚀后，钨金属化通常用于填充接触孔 。W 沉积工艺必须实现高深宽比特征结构的无空洞填充，并且成核层（通常是 TiN）不能引入过大电阻 。SAC 刻蚀轮廓与 W 填充工艺之间的相互作用是一个耦合的优化问题：锥形或夹断的接触轮廓会在 W CVD 过程中产生空洞，而过宽的接触开口会增加寄生电容 。
未来展望
SAC 的未来受到几个趋同趋势的影响（工程实践）。首先，向全环绕栅极（GAA）纳米片架构的过渡将进一步压缩可用于接触形成的空间，因为栅极现在完全包围了沟道，并且源/漏区域仅能从侧面接触 。用于 GAA 器件的 SAC 方案可能需要额外的自对准刻蚀停止层和多层覆盖层结构，以在打开通往纳米片源/漏区域的接触孔的同时保护栅极 。
其次，预计 ALE 在 SAC 刻蚀中的应用将会深化，正在研究新的等离子体化学和脉冲序列以实现更高的选择性和更低的损伤 。ALE 的自限性使其本质上比连续 RIE 更可控，但需要提高产能以用于大批量制造（工程实践）。
第三，正在探索钌、钼和钴等新型接触金属，以在最小尺寸的接触中替代钨，从而降低体电阻和与阻挡层相关的串联电阻 [A1, A2]。无阻挡层接触方案，其中接触金属直接与源/漏接触而无需 TiN 或 TaN 阻挡层，可显著降低电阻，但需要极其清洁的界面和精确的 SAC 刻蚀控制 [A1, A2]。
最后，自对准的概念正在从接触扩展到整个集成方案（工程实践）。自对准栅极接触（SAGC）、自对准阻挡层（SAB）和其他多色集成方法代表了更广泛的行业趋势，即通过在器件结构的每一层利用材料选择性，来最小化对光刻套刻的依赖 。这一趋势将继续推动刻蚀化学、沉积保形性和工艺集成设计的创新 。