引言
随着CMOS技术持续微缩进入纳米尺度，金属互连与半导体源漏区界面相关的电阻——即接触电阻——已成为限制晶体管性能的最主要寄生元件之一。低能量接触（LEC）指的是利用低能量离子注入工艺形成浅层重掺杂接触区，并结合硅化物形成和功函数优化，在器件有源区与金属化层之间构建低电阻电通路的工程方法。LEC的基本目标是最大化降低金属-半导体界面处的肖特基势垒高度和宽度，同时保持极浅的结深，以防止短沟道效应和结漏电。
LEC的重要性随着每一代技术节点的演进而显著增加*（工程实践）*。在较老的技术节点，接触电阻在器件总电阻中所占比例相对较小。然而，随着沟道尺寸缩小且本征沟道电阻降低，接触电阻在源到漏总电阻中所占比例逐渐增大。在先进的FinFET和环绕栅极（GAA）架构中，由于三维几何结构，接触面积本身受到严重限制，这进一步加剧了接触电阻的挑战。这使得LEC不仅仅是一项工艺优化任务，更是一个必须通过注入、退火、硅化物形成和接触金属化工艺的协同进步来应对的基本器件物理挑战。
物理原理与机制
肖特基势垒与接触电阻基础
金属-半导体接触的物理原理根植于界面处肖特基势垒的形成。当金属与半导体接触时，金属功函数与半导体电子亲和能（对于n型）或电离能（对于p型）之间的对齐决定了载流子注入的势垒高度。电子的肖特基势垒高度由金属功函数与半导体电子亲和能之差给出，而空穴的肖特基势垒高度则取决于带隙减去该差值。
在实践中，理想肖特基模型会受到多种物理效应的修正*（工程实践）。首先，镜像力降低（也称为肖特基势垒降低）是由于界面处的电场引起的，这会有效地降低势垒高度（工程实践）*。这种降低与界面电场强度的平方根成正比，与半导体介电常数的平方根成反比。其次，费米能级钉扎——由界面态、缺陷和金属诱导的带隙态引起——倾向于将势垒高度固定在一个大致不依赖于金属功函数的值上，从而使功函数工程方法变得复杂。
重掺杂接触中的隧穿主导输运
在现代CMOS接触中，金属正下方的半导体区域通过离子注入进行重掺杂。这种重掺杂具有一个关键的物理目的：它将金属-半导体界面处的耗尽层宽度缩窄到量子力学隧穿（而非越过势垒的热电子发射）成为主要载流子输运机制的程度。耗尽层宽度与掺杂浓度的平方根成反比，因此更高的掺杂会产生更薄的势垒，载流子可以通过隧穿穿过该势垒。
这正是LEC背后的核心器件物理原理：通过在接触界面处创建一个超浅、重掺杂的区域，有效接触电阻得以降低，因为载流子可以隧穿通过薄的肖特基势垒，而不需要足够的热能来跨越它。在此隧穿机制下，接触电阻对掺杂浓度和势垒宽度呈指数敏感，因此对注入分布的精确控制至关重要。
能级对齐与功函数工程
除了掺杂之外，接触金属的选择以及任何界面层也控制着势垒。能级对齐（ELA）的概念描述了金属费米能级与半导体能带边缘的相对位置如何决定注入势垒。在真空能级对齐机制下，势垒高度随电极功函数线性变化。然而，当功函数超过一定阈值时，半导体的最高占据分子轨道（HOMO）或最低未占分子轨道（LUMO）能级会被钉扎到费米能级，功函数的进一步变化将不再影响势垒。
界面偶极子、电荷转移以及接触界面处的化学反应可以进一步改变有效功函数。例如，插入薄的过渡金属氧化物层可以通过改变化学计量比、缺陷密度（如氧空位）以及界面偶极子形成来调节有效功函数。虽然这一概念在有机半导体器件中得到了广泛研究，但相同的界面工程原理也适用于无机半导体接触，其中位于硅化物和重掺杂硅之间的薄界面层可以调节有效势垒高度。
低能量离子注入物理
浅层、重掺杂接触区的形成依赖于低能量离子注入。在低注入能量下，离子动能降低，在晶体中静止前仅穿透到很浅的深度。这一过程的物理原理涉及入射离子与晶格原子之间的弹性和非弹性碰撞，其中核阻止和电子阻止能力决定了注入分布的投影射程和离散度。
在极低能量下，离子有效地“轻柔着陆”在表面，而不是被深度注入。这已在分子束外延（MBE）系统中观察到，当能量低于某些阈值时，离子表现为表面吸附原子行为而非次表面注入。关键的物理挑战在于，在极低能量下无法引入高剂量，因为入射离子会溅射表面原子，导致自限制剂量效应。这就在实现低接触电阻所需的高掺杂浓度与先进结缩放要求的浅结深之间创造了一个基本的权衡。
工艺原理
注入能量与结深
LEC中最基本的参数是离子注入能量。降低注入能量会直接减小离子在半导体中的投影射程，从而获得更浅的结。这对于先进器件至关重要，因为它们需要极浅的接触结以最小化寄生电容和短沟道效应。然而，随着能量降低，自溅射效应变得更加显著，限制了可达到的最大剂量，从而也限制了峰值掺杂浓度。这产生了一个直接的参数交互作用：较低的能量改善了结的浅度，但可能降低实现基于隧穿的接触电阻降低所需的掺杂水平。
剂量与薄层电阻
增加注入剂量会提高接触区域的载流子浓度，这直接减小了金属-半导体界面处的耗尽层宽度并增强了隧穿几率。然而，如前所述，在非常低的能量下，高剂量会受到溅射作用的自限制。此外，过量的掺杂可能导致激活挑战——特别是对于p型接触中的硼，固态溶解度和簇集效应限制了电活性载流子浓度。因此，剂量、能量以及后续热处理的交互作用必须进行协同优化*（工程实践）*。
退火与瞬态增强扩散
注入后退火是激活注入掺杂剂和修复晶体损伤所必需的。然而，退火过程引入了一个关键的复杂性：瞬态增强扩散（TED）（工程实践）。TED的发生是因为注入过程产生了过量的间隙原子（自间隙原子和点缺陷），这些间隙原子在退火初期增强了掺杂剂的扩散。这些间隙原子可以聚集形成如{311}缺陷等缺陷，这些缺陷随后作为间隙原子的来源随时间释放间隙原子，进一步扩展了扩散分布。
对于LEC，TED尤其成问题，因为它可能在激活退火过程中展宽本意是浅的结，从而违背了低能量注入的目的。参数交互作用的方向很明确：更高的退火温度和更长的持续时间会增加掺杂剂扩散和TED，使结加深，而快速热处理或先进退火技术（如尖峰退火或闪光退火）可以通过限制在高温下的停留时间来最小化TED。
硅化物形成与接触金属选择
在接触注入和退火之后，通常在接触界面处形成一层硅化物。硅化物具有多种功能：它消耗一部分硅以形成干净的、低电阻的界面；它为后续金属沉积提供兼容的表面；并且它的功函数会影响有效肖特基势垒高度。不同的硅化物相提供不同的功函数——例如，铂硅化物有利于空穴注入（p型接触），而铒硅化物有利于电子注入（n型接触）。
硅化物形成过程本身是沉积金属与底层硅之间由热驱动的固相反应。该反应消耗来自衬底的硅，这意味着在硅化物形成后，结深实际上会减小。在LEC注入设计中必须考虑到这种消耗：注入分布必须足够深，以使硅化物反应不会消耗整个掺杂区域，否则将会使金属直接暴露于轻掺杂或未掺杂的硅，从而急剧增加接触电阻。
界面工程层
在先进节点中，额外的界面工程层可能插入在硅化物和金属填充之间，以进一步调节势垒。借鉴在有机半导体系统中验证的原理，薄的氧化物或氮化物中间层可以引入界面偶极子，从而改变有效功函数，有可能将肖特基势垒降低到仅靠掺杂无法达到的程度。这些中间层的化学计量比和缺陷密度——由沉积方法、反应气体分压以及沉积后处理控制——定向地影响功函数偏移。
挑战与失效模式
溅射诱导的自限制剂量
LEC最基本的物理限制之一是低能量注入过程中的自溅射效应。当离子以低能量撞击表面时，它们会溅射掉表面原子，包括先前注入的掺杂剂原子。这产生了一个自限制的最大剂量，该剂量随着注入能量的降低而减小。其结果是，工程师无法独立地最大化接触区域的浅度和掺杂浓度，从而对可达到的接触电阻施加了根本性约束。
瞬态增强扩散与结凹陷
TED对退火后保持浅结构成了持续的挑战。即使采用优化的快速热处理，注入过程中形成的间隙团簇也可能在较长时间内释放多余的间隙原子，导致持续的掺杂剂扩散。这对于硼注入尤其严重，其中间隙介导的扩散机制可以显著展宽结。由此产生的结凹陷意味着最终结深可能比注入后的分布深得多，从而可能降低短沟道特性并增加交叠电容。
费米能级钉扎导致的接触电阻退化
当金属-半导体界面受到费米能级钉扎主导时，功函数工程变得无效。界面态、金属诱导的带隙态以及工艺引入的缺陷可以将费米能级钉扎在某个位置，该位置对一种载流子类型形成了大的势垒，而与所选金属功函数无关。这对于硅上的n型接触来说是一个特别严重的失效模式，因为费米能级倾向于钉扎在价带边缘附近，从而形成了一个大的电子势垒。克服这一点需要先进的界面工程，例如插入偶极子形成层或使用具有特定界面化学性质的非常规接触金属。
硅化物诱导的结消耗
过度的硅化物形成会消耗掉LEC注入创建的整个浅掺杂区域，实际上将金属短路到了下方的轻掺杂衬底。这急剧增加了接触电阻，并可能导致结漏电或短路。硅化物的反应深度取决于沉积金属的厚度、反应温度以及所形成的硅化物相，并且必须相对于注入结深进行精确控制。
三维结构中的寄生电阻
在FinFET和GAA架构中，三维鳍片或纳米片上减小的接触面积加剧了接触电阻。接触面积不再是简单的平面区域，而是涉及具有不同晶向和掺杂特性的侧壁和顶面表面。接触电阻与接触面积成反比，因此先进节点中接触面积的几何缩减直接增加了寄生电阻的贡献，使得LEC优化更加至关重要。
技术节点演进
28nm平面CMOS
在28nm节点，平面CMOS器件仍然具有相对较大的接触面积，并且沟道电阻占器件总电阻的显著部分。接触注入在允许中等结深的能量下进行，并且常规尖峰退火足以激活掺杂剂。28nm平面工艺流展示了接触形成如何与自对准硅化物（salicide）工艺集成。在此节点，LEC主要关注剂量优化和硅化物选择，而非极端的能量降低。接触电阻虽然重要，但还不是主要的寄生元件。
前金属介质以及后续的第一通孔层互连步骤相对直接，接触刻蚀和填充工艺具有充裕的工艺窗口。采用了自对准接触方法以确保接触精确落在源漏区上，而不会桥接至栅极。
14nm FinFET过渡
向14nm FinFET的过渡为LEC引入了范式转变*（工程实践）*。三维鳍片几何形状减小了可用的接触面积，并引入了具有不同表面掺杂特性的侧壁接触。14nm FinFET工艺流展示了接触形成变得如何显著复杂，需要在接触注入之前进行外延源漏生长，以提供足够的硅体积用于硅化物形成。
在此节点，LEC注入能量被推向更低，以在更薄的鳍片结构上维持浅结，并且自溅射限制成为一个真正的约束。TED管理需要更激进的退火方案，并且硅化物工艺必须被仔细控制以避免消耗整个鳍片高度*（工程实践）*。自对准接触氧化物在隔离接触与栅极结构方面扮演着越来越重要的角色，因为接触尺寸在不断缩小。
功函数工程在14nm也变得更为关键，因为减小的接触面积放大了任何残余势垒高度的影响。用于栅电极的双功函数金属栅方法与源漏接触处功函数优化的需求并行。
7nm FinFET及更先进节点
到7nm节点，接触电阻已经成为器件寄生电阻的最大单一贡献者之一。7nm FinFET工艺流展示了接触形成的极端复杂性，涉及多层外延层、原位掺杂的源漏区、先进的硅化物形成以及潜在的新型接触阻挡层。
7nm的LEC需要根本不同的方法*（工程实践）*。而非仅依赖于外延后注入，外延生长过程中的原位掺杂成为了在接触界面处实现所需高掺杂浓度的主要方法。低能量注入仍用于选择性掺杂细化，但自溅射约束意味着替代掺杂策略至关重要。
界面工程层，借鉴了在有机和混合半导体系统中建立的功函数调节原理，开始应用于先进的硅接触。通过精心控制的氧化物或氮化物中间层形成界面偶极子，提供了一条将有效肖特基势垒降低到超出仅靠掺杂所能达到水平的途径。在过渡金属氧化物系统中得到充分表征的缺陷密度、化学计量比与功函数偏移之间的相互作用，为无机接触势垒提供了设计原则。
此外，源漏凹陷工艺对于创建接触形成的正确硅几何结构变得至关重要，因为凹陷轮廓直接影响可用于硅化物形成的硅以及可用于电流流动的接触面积。
在7nm之后，随着行业向GAA纳米片和互补FET（CFET）架构发展，LEC面临甚至更严格的几何约束。接触面积持续缩小，并且对纳米片通道所有表面进行保形掺杂的需求推动了基于等离子体的掺杂、单层掺杂以及其他非束线注入技术的研究。使用非平衡等离子体以低动能输送活性物种的原理——在常压等离子体增强化学气相沉积（AP-PECVD）系统中建立——为低损伤、保形掺杂工艺提供了概念基础。在常压等离子体中，由于在稠密气体介质中的碰撞能量损失，离子动能本质上非常低，这意味着表面相互作用由化学过程而非物理过程主导。
相关工艺
LEC并非孤立存在，而是与多个相邻工艺步骤深度互联*（工程实践）*。前金属介质的沉积和平坦化步骤定义了接触开口的几何形状以及接触周围的介电环境，这会影响硅化物形成的热预算和接触刻蚀轮廓。栅极互连架构必须与接触方案协同设计，以管理接触和栅电极之间的寄生电容。
将接触连接到上层金属化层的垂直互连接入结构也必须与用于LEC形成的接触材料和热工艺兼容。接触衬垫和阻挡层——通常是钛基或钽基——作为扩散阻挡层和粘附促进剂，并且其沉积工艺必须调整以避免改变精心设计的接触界面。
用于接触刻蚀和预清洗的先进等离子体工艺也与LEC共享物理原理。在两种情况下，到达表面的物种的能量都必须精确控制：例如，在常压等离子体系统中，表面处的离子动能本质上非常低（通常为亚电子伏特），因为稠密气体介质中的弹性碰撞使离子在到达衬底前热化。这意味着表面激活和改性由化学反应而非物理轰击驱动，这一原理对于低损伤接触预清洗和界面层形成工艺非常有价值。
类似地，低能量电子与材料相互作用的物理原理——在低能量电子束光刻（EBL）的背景下被广泛研究——提供了对等离子体基接触加工过程中辐射损伤和化学改性的基本能量传递机制的见解。在低能量EBL中，能量为几千电子伏特的电子主要将能量沉积在抗蚀剂膜内而非衬底中，减少了衬底损伤和邻近效应。这一相同的局域化能量沉积原理与低能量接触工艺相关，后者的目标是仅修改近表面区域而不改变下方的结分布。
未来展望
LEC的未来在于几个新兴研究方向的交汇之处*（工程实践）*。首先，非常规掺杂技术——包括等离子体浸没离子注入（PIII）、单层掺杂和气相掺杂——提供了在三维结构上实现保形、超浅掺杂的途径，且不受传统束线注入的视线限制和自溅射约束。这些方法利用了在常压等离子体研究中建立的、低能量、化学驱动的表面相互作用原理。
其次，使用原子层沉积（ALD）偶极子层的先进界面工程正在被积极探索，作为克服费米能级钉扎和降低有效肖特基势垒的手段。通过有机器件中过渡金属氧化物中间层的系统研究而建立的、关于薄膜化学计量比、缺陷密度和界面偶极子形成如何影响功函数的理解，为无机接触工程提供了丰富的设计空间。
第三，随着器件向CFET和其他垂直堆叠架构发展，LEC的概念必须演进，以应对在不同热预算和材料约束下在多个层上形成的接触。这些架构中用于源漏形成的选择性外延生长工艺可以纳入原位掺杂分布，从而消除对单独接触注入的需求，从根本上改变LEC工艺流。
最后，计算建模——结合界面电子结构的量子力学计算、离子输运的蒙特卡洛模拟以及掺杂剂扩散和激活的连续介质模型——将在LEC优化中扮演越来越重要的角色。用于理解PECVD等离子体化学和表面反应的多尺度计算方法，展示了将气相动力学与表面反应建模相结合的力量，这种方法直接适用于理解和优化接触形成工艺。
在原子尺度上表征接触界面的挑战仍然是进步的重要障碍。就像有机电化学晶体管社区一直在努力解决接触电阻对迁移率测量的混淆效应一样——其中金属/有机半导体界面处的肖特基势垒创造了掩盖本征沟道输运特性的注入势垒——无机半导体社区在先进器件中解耦接触电阻与沟道电阻方面面临着类似的挑战。接触无关的测量方法，例如为有机器件开发的电解质栅控范德堡方法，为改进我们对LEC界面的理解的新型表征方法提供了灵感。
总之，低能量接触工程代表了半导体工艺技术的一个关键前沿，其中肖特基势垒、量子隧穿、掺杂剂激活和界面工程的基本物理原理必须汇聚在一起，以解决日益定义先进CMOS器件性能极限的接触电阻挑战。