引言
随着半导体器件持续微缩以跟上摩尔定律的步伐，传统的聚硅（polysilicon）栅极已遇到关键的物理极限 。具体而言，聚硅栅极会遭受栅极耗尽效应（gate depletion effect）和掺杂剂穿透（dopant penetration）的影响，这会人为地增加有效氧化层厚度并降低晶体管的驱动能力 , 。为了克服这些挑战，半导体行业转向了高k金属栅极（HKMG）技术，用高介电常数（high-permittivity）电介质取代二氧化硅，并用金属栅极电极取代聚硅 , 。
在此框架下，集成双功函数金属栅极（也称为双金属栅极或 DMG）对于现代互补金属氧化物半导体（CMOS）制造至关重要 , 。DMG 架构利用具有不同功函数的独特金属堆叠，来分别优化 n 沟道金属氧化物半导体（NMOS）和 p 沟道金属氧化物半导体（PMOS）晶体管的阈值电压 , 。随着器件尺寸的缩小，这种优化对于保持高驱动电流同时抑制截止态漏电流至关重要 , 。
物理与机制
双功函数金属栅极的核心物理在于通过功函数工程（work function engineering）为两种类型的晶体管建立合适的阈值电压 , 。金属氧化物半导体场效应晶体管（MOSFET）的阈值电压 ($V_T$) 直接受到金属栅电极与半导体沟道之间功函数差的调制 , 。这种关系受经典的阈值电压方程支配：
$$V_T = \phi_{ms} - \frac{Q_{ox}}{C_{ox}} + 2\phi_F + \frac{\sqrt{2\varepsilon_s q N_A 2\phi_F}}{C_{ox}}$$
其中 $\phi_{ms}$ 表示金属-半导体功函数差，$Q_{ox}$ 是氧化层电荷，$C_{ox}$ 是栅极电容，$\phi_F$ 是费米电位，$q$ 是电子电荷，$\varepsilon_s$ 是半导体介电常数，$N_A$ 是沟道掺杂浓度 。
在标准 CMOS 电路中，NMOS 晶体管需要一个接近硅导带边缘的低功函数栅极金属，而 PMOS 晶体管需要一个接近硅价带边缘的高功函数栅极金属 , 。如果两种器件使用单一金属栅极，则其中一种晶体管的阈值电压会过高，从而降低开关速度并增加功耗 , 。
金属功函数的物理起源由相对于真空能级的费米能级位置决定，当与高 k 栅电介质接触时，该位置还会受到界面态和费米能级钉扎（Fermi-level pinning）的进一步调制 , 。为了实现连续且精确的功函数调节，先进的集成方案利用合金化和固态扩散动力学 。例如，通过将铪和钼等不同功函数的金属组合成二元合金，有效功函数可以在组成元素的功函数之间进行连续调节 。这种调节由热激活的固态相互扩散驱动，其中电介质界面处的成分加权电子态密度决定了最终的有效费米能级 。
在高度微缩或多栅极器件中，例如圆柱形环绕双栅（CSDG）MOSFET，DMG 结构也可以沿沟道方向在侧向进行工程设计，以优化静电控制 。通过在源极附近放置较低功函数的金属，并在漏极附近放置较高功函数的金属，可以产生内置的侧向电场梯度 。
这种圆柱结构中的静电势 $\psi(r,z)$ 满足二维泊松方程 ：
$$\frac{1}{r}\frac{\partial}{\partial r}\left(r\frac{\partial \psi}{\partial r}\right) + \frac{\partial^2 \psi}{\partial z^2} = \frac{q N_A}{\varepsilon_s}$$
其中 $r$ 是径向距离，$z$ 是沿沟道的距离 。
由此产生的电位阶跃防止了漏极电压对源极侧注入势垒的调制，这显著抑制了短沟道效应（SCEs），如漏极诱导势垒降低（DIBL）和阈值电压滚降 , 。因此，定义改变一个数量级的漏极电流所需的栅极电压摆幅的亚阈值摆幅（SS）仍然接近理想的热离子极限 ：
$$S = \eta \times 60\ \text{mV/dec} \quad (300,\text{K})$$
其中 $\eta$ 是亚阈值斜率因子 。通过抑制因微缩导致的 $\eta$ 增加，DMG 技术保持了陡峭的亚阈值特性和低截止态漏电流 , 。此外，这种配置降低了漏极附近的峰值电场，减轻了否则会降低器件长期可靠性的热载流子效应（HCEs） 。
工艺原理
双功函数金属栅极的制造需要对薄膜沉积、刻蚀和热预算进行仔细控制，以达到精确的阈值电压 , 。在典型的先栅极工艺（gate-first）或后栅极工艺（gate-last）集成流程中，有效功函数由几个相互作用的工艺参数决定 。
首先，堆叠金属层的厚度比直接决定了最终的合金成分及由此产生的有效功函数 。在将低功函数金属沉积在高功函数金属之上的互混方案中，后续退火工艺的热预算驱动了这些物质的相互扩散 , 。这些金属的固态扩散遵循菲克扩散定律，其中扩散通量与浓度梯度和温度相关的扩散系数成正比 。在高温下，金属原子迁移到相邻晶格中，改变了电介质界面处的局部化学势和功函数 。
更高的退火温度或更长的退火时间增加了扩散长度，导致栅电介质界面处的互混程度更高，并引起有效功函数的定向偏移 , 。然而，总金属厚度必须与热预算共同优化；较厚的层需要更高的热能才能实现完全互混，而过薄的层可能无法形成连续、稳定的界面 。
为了在对不同金属层进行选择性图案化时保护底层脆弱的高 k 电介质，通常首先沉积超薄的金属缓冲层，如氮化钽（TaN） 。该缓冲层充当化学屏障和扩散阻挡层 。该缓冲层的氮含量和密度会定向影响其阻挡效率；较高的氮浓度通常能提高耐化学性，但会改变堆叠的基准功函数 （工程实践）。
在后栅极或置换金属栅极（RMG）流程中，栅极的物理形貌通过化学机械平坦化（CMP）完成 。CMP 后金属栅极的均匀性和最终高度受局部图案密度和伪栅极（dummy gate）设计的强烈影响 。由于不同金属（如钨填充与 （工程实践） 氮化钛功函数层）表现出不同的抛光速率，如果不加以平衡，伪栅极密度较高的区域可能会遭受局部过抛光或碟形缺陷（dishing） 。实施具有优化布局密度的伪栅极有助于在 CMP 过程中均化机械载荷，从而确保整个晶圆上栅极高度的一致性 。
挑战与失效模式
双功函数金属栅极的集成引入了几个复杂的物理和化学失效模式，这些模式会严重影响良率和可靠性 , , 。
主要失效模式之一是高温工艺期间金属-电介质界面的热不稳定性 , 。在先栅极集成方案中，金属栅极堆叠必须承受高温源极/漏极激活退火 。在这些极端热条件下，高迁移率的金属物质会穿透薄缓冲层并扩散到栅电介质中 。这种金属穿透会降低电介质完整性，导致栅极漏电流大幅增加，在严重的情况下，还会导致电介质过早击穿 。
另一个挑战是高 k 边界处界面氧和化学反应的控制 （工程实践）。一些低功函数金属具有高反应活性，易于氧化 。如果除氧剂或阻挡层失效，底层高 k 层中会形成氧空位，从而使阈值电压偏离目标，并由于远程电荷散射增加而降低载流子迁移率 。
选择性刻蚀期间产生的工艺损伤是另一个重大风险 , 。为了定义 NMOS 和 PMOS 栅极区域，必须从晶圆的一侧选择性地去除沉积的功函数金属之一，同时保护另一侧 。如果干法刻蚀化学品或湿法化学蚀刻剂缺乏足够的选择性，则可能侵蚀底层超薄栅电介质，导致严重的栅极漏电和可靠性下降 。此外，如果功函数金属未从浅沟槽隔离（STI）边缘等隔离边界处完全清除，则可能会形成寄生漏电路径，从而导致 STI 边缘漏电和器件间隔离不良 。
最后，在后栅极集成的 CMP 步骤中，伪栅极图案密度的变化会导致栅极高度不均匀 。如果伪结构优化不足，局部的过抛光可能导致薄栅电极具有高方块电阻，而欠抛光可能会留下金属残留物，导致相邻栅极之间短路 。
技术节点的演进
双功函数金属栅极的实施在各代技术中发生了显著演变，以应对微缩极限和几何结构转变 , 。
28nm 节点：平面 HKMG
在 28nm 平面节点，业界成功引入了 HKMG 集成，利用先栅极和后栅极方法取代了传统的聚硅栅极 。对于平面器件，28nm 平面流程建立了在平坦基板上管理两个不同功函数金属堆叠的基准，主要依靠金属层的选择性湿法刻蚀来定义 NMOS 和 PMOS 区域 。
14nm 节点：FinFET 的转变
随着微缩进展到 14nm 节点，业界通过采用 14nm FinFET 转向了三维架构 。FinFET 的非平面、垂直鳍片几何形状显著增加了 DMG 集成的复杂性 （工程实践）。在高深宽比鳍片上沉积多个共形功函数金属层，需要采用高度共形的原子层沉积（ALD）工艺，而不是物理气相沉积（PVD），以防止在窄栅槽中出现夹断和空洞形成 。此外，RMG 工艺成为标准流程，即在制造工艺的后期去除伪聚硅栅极并用最终的 HKMG 堆叠进行替换，以最大限度地减少金属栅极所承受的热预算 , （工程实践）。
7nm 节点及更先进工艺：多 Vt 工程
在 7nm 节点及更先进工艺中，随着栅槽内部的物理空间进一步缩小，集成挑战加剧，限制了功函数金属堆叠的物理厚度 , （工程实践）。为了在单个芯片上实现多个阈值电压（从超低到标准 $V_T$），工程师必须超越简单的二元 DMG 系统，转向多功函数堆叠 。这需要对薄膜刻蚀进行极精确的控制，并引入使用复杂伪栅极密度设计的先进化学机械抛光方案，以在高度异质的布局中保持局部栅极高度的均匀性 。
相关工艺
双功函数金属栅极的成功集成高度依赖于几个相邻的半导体制造步骤 。
- 沉积： 现代节点中的高深宽比栅槽严重依赖原子层沉积（ALD）来沉积超薄、高度均匀的功函数金属和阻挡层，确保在复杂 3D 结构上实现共形覆盖 。
- 光刻与刻蚀： 定义独特的 NMOS 和 PMOS 栅极区域需要先进的光刻技术，并结合高选择性的干法刻蚀和湿法刻蚀化学，在不损坏底层高 k 电介质或有源沟道的情况下对金属堆叠进行图案化 , 。
- 退火： 热处理（如快速热退火（RTA））用于驱动合金栅极堆叠中的精确固态相互扩散并修复界面缺陷，直接建立最终的有效功函数 , 。
- 化学机械平坦化： 在后栅极 RMG 流程中，CMP 对于去除多余的金属覆盖层和定义独立的栅极电极至关重要，其均匀性由伪栅极布局设计控制 。
未来展望
随着行业从 FinFET 向全环绕栅极（GAA）纳米片（nanosheet）架构过渡，对双功函数金属栅极的限制将变得更加严苛 , （工程实践）。由于纳米片沟道被栅极完全环绕，堆叠纳米片之间的空间受到极其严格的限制 （工程实践）。厚的多层金属堆叠将无法再放入这些亚纳米级的间隙中，使得传统的 DMG 沉积和刻蚀技术难以实施 。
为了解决这一物理限制，研究正转向偶极子工程（dipole engineering） （工程实践）。与其使用厚金属堆叠来调节功函数，不如在高 k/界面层边界处沉积超薄氧化物层（如氧化镧或氧化铝）以诱导微观偶极子层 。这些界面偶极子会移动有效的能带对准，从而允许在 NMOS 和 PMOS 器件上使用单一的超薄金属栅极层实现精确的阈值电压调谐 。此外，开发具有本征可调功函数的新型 2D 材料和替代金属合金仍然是亚 2nm 技术节点的关键重点 。