技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
互连2026年5月31日6 分钟阅读
自对准接触氧化层原理：物理机制、工艺整合与先进制程演进
在早期平面互补金属氧化物半导体（CMOS）技术中，接触极的位置主要由光刻对准容差决定，对叠误差直接限制了晶体管的集成密度。
互连2026年5月30日5 分钟阅读
控制先进 BEOL 中的表面拓扑：铜凹陷与介质侵蚀的物理及工艺原理
在现代集成电路制造中，后段工序（BEOL）金属化负责在数十亿个晶体管之间传输电信号。为了最小化电阻并缓解电迁移，半导体行业从减法铝刻蚀转向了铜双大马士革架构。
互连2026年5月28日6 分钟阅读
解读前金属介质（PMD）：物理原理、工艺集成与先进节点演进
在现代集成电路制造中，活性半导体器件与复杂金属互连网络之间的边界是固态技术中最关键的界面之一。这一边界在物理上由前金属介质（PMD，Pre-Metal Dielectric）进行定义并实现电学绝缘。
互连2026年5月28日12 分钟阅读
自对准接触（SAC）：选择性刻蚀、保护边界与接触集成
自对准接触（SAC）利用栅极周围保留下来的绝缘结构和材料刻蚀选择性，在打开源／漏接触通路时保护相邻栅极。光刻仍决定开口的大致位置；“自对准”意味着结构可以容忍一定的图形重叠，并不意味着套刻误差或保护层损失可以忽略。
互连2026年5月25日5 分钟阅读
先进半导体制造中的钨金属化：材料物理、沉积机制与集成挑战
钨如何形成半导体接触插塞？沿界面、填充与平坦化理解隔离的导电通路。
互连2026年5月25日5 分钟阅读
垂直互连通路（Via）：物理原理、集成逻辑与先进节点演进
通孔连接不同布线层。沿真实 Via 1 光刻与介质刻蚀步骤学习，再与更早的接触示例对照，避免把两者混同。
互连2026年3月15日9 分钟阅读
铜双大马士革：沟槽、通孔、填充与 CMP 的交接
铜双镶嵌先在介质中形成水平沟槽与向下连接的通孔，再把两者纳入同一轮金属填充和 CMP。这里的“双”指线与孔共同组织在一个金属化周期中，不是刻蚀两次，也不是两层金属同时长出来。
上一页6 / 6