自对准接触氧化层原理：物理机制、工艺整合与先进制程演进

引言

在早期平面互补金属氧化物半导体（CMOS）技术中，接触极的位置主要由光刻对准容差决定，对叠误差直接限制了晶体管的集成密度。随着器件特征尺寸缩小至亚微米以下，接触插层与相邻栅极电极之间的物理边距大幅收缩，传统光刻对准成为了关键的整合瓶颈。为了克服这一限制，行业引入了自对准接触（SAC）整合方案，其中采用自对准接触氧化层（SACOx）或SAC氧化层作为主要的层间介质（ILD）层。

该架构利用了SACOx层与栅极叠层周围的保护性氮化硅（Si3N4）顶盖及侧墙之间的化学和物理刻蚀选择性。在等离子体刻蚀过程中，接触通孔选择性地穿过氧化层介质，即使光刻对叠在栅极顶盖上方发生轻微偏移，通孔也能自动与活性源/漏极区域形成自对准。如今，SACOx工程已成为先进半导体制造的核心，支撑着三维鳍式场效应晶体管（FinFET）和全环绕栅极（GAA）纳米片等架构的节距持续缩小。

---

物理机制与原理

刻蚀选择性与等离子体化学

SAC整合方案的基础在于在干法刻蚀过程中，SAC氧化层相对于相邻氮化硅顶盖和侧墙具有高度的选择性。在反应离子刻蚀（RIE）中，氟碳等离子体化学（使用如CF4、C4F8或CH2F2等气体）在氧化层和氮化硅材料表面引发不同的化学反应：

• 在SACOx表面：从二氧化硅（SiO2）晶格中释放的氧原子与氟碳等离子体中的碳自由基反应，生成挥发性的氧化碳（CO）和二氧化碳（CO2）副产物。这一化学反应不断消耗表面的碳元素，阻止了厚钝化膜的积聚。因此，氟自由基能够持续到达暴露的氧化层，将硅挥发为四氟化硅（SiF4）气体。
• 在氮化硅表面：氮化硅缺乏内部晶格氧来与表面碳发生反应。结果，氟碳自由基会沉积一层氟碳聚合物钝化膜。这层稳定的聚合物膜在物理上缓冲了下方氮化硅受到的离子轰击与化学侵蚀，大幅减缓了其刻蚀速率。

选择性并非无限大；高能离子的物理溅射会逐渐磨损保护性氮化硅顶盖。工艺优化需要在聚合物沉积与物理离子轰击之间取得平衡。

接触界面的电子物理特性

除了图案几何对准之外，晶体管的总驱动电流还高度依赖于跨越金属-半导体接触界面的载流子输运。随着器件尺寸缩小，总接触电阻（Rc）占器件总串联电阻的比重显著增加。随着器件尺寸的缩小，制造良好欧姆接触的挑战日益严峻 [T2]。通过研究不同沟道长度的晶体管行为，可以使用传输线模型（TLM）提取接触电阻 [P3]。

跨越接触结的载流子注入由肖特基势垒高度和量子力学隧穿概率共同决定。为了最小化Rc，在金属化之前会在源/漏极硅上进行重离子注入。这种退化掺杂缩短了势垒耗尽区宽度，使载流子注入机制从热离子发射转变为场发射（量子力学隧穿）。

静电影响与界面电荷

由于SACOx介质直接紧邻活性沟道和栅极边缘，介电层内的固定电荷和陷阱电荷会引入寄生静电耦合并导致阈值电压（Vt）漂移。系统的平带电压（V_fb）可表示为：

V_fb = ψ_g - ψ_s - (Q_ox / C_i)

式中：

• ψ_g 和 ψ_s 分别为栅极和半导体的功函数。
• Q_ox 为介质界面处的有效氧化层电荷密度。
• C_i 为单位面积的介质电容，定义为 C_i = ε_0 * k / d。

SACOx内部的界面陷阱、移动离子或固定电荷会改变Q_ox，进而改变V_fb并引发阈值电压不稳定性。必须通过界面钝化与退火步骤来减少悬挂键，降低可能损害沟道载流子迁移率的远程声子散射。

---

工艺原理

填孔与沉积技术

沉积SACOx介质需要完全填满紧密节距的栅极叠层的高宽高比深沟槽，且不能留下亚表面物理空洞。主要采用两种沉积技术：

• 亚常压化学气相沉积（SACVD）：利用臭氧和正硅酸乙酯（O3-TEOS）前驱体，在高温热致密化之前实现狭窄缝隙中的流变性氧化层填充。
• 原子层沉积（ALD）：提供自限性表面反应步骤，在狭窄的亚10nm空间内沉积高度均匀且致密的SiO2薄膜。原子层沉积在深三维地形的台阶覆盖率上具备单原子层级别的控制能力。

工艺参数相互作用

工艺工程师需要调谐关键的刻蚀与退火参数，以平衡刻蚀选择性、沟槽陡峭度及电气完整性：

工艺参数	调整方向	对选择性的影响（氧化层 vs. 氮化硅）	对沟槽侧壁形貌 / 各向异性的影响	对器件寄生效应的影响
氟碳 C/F 比	增加	提高（氮化硅上聚合物保护层变厚）	降低（可能导致聚合物阻塞 / 刻蚀停止）	无显著影响
RF 偏置功率	增加	降低（增强的物理溅射会磨损氮化硅顶盖）	提高（侧壁更加垂直，各向异性增强）	无显著影响
退火温度	增加	提高（致密化氧化层的刻蚀速率更可控）	无显著影响	降低（减少固定电荷与界面陷阱态）

热预算考量

SACOx沉积完成后，需要通过快速热退火（RTA）进行热致密化以稳定氧化层结构：

• 高热预算：促进晶格致密化，降低后续刻蚀后清洗过程中的湿法化学刻蚀速率，并减少介电陷阱密度。然而，过高的热预算有可能导致浅源/漏结中的掺杂剂去激活，并损害相邻高k金属栅（HKMG）叠层的稳定性。
• 低热预算：保护了敏感的HKMG功函数金属和浅结剖面，但会导致SACOx层疏松。疏松的氧化层展现出更快且不均匀的刻蚀速率，以及更高的寄生漏电流。

---

挑战与失效模式

栅极至接触极短路（顶盖磨损）

顶盖磨损是自对准接触整合中的主要失效模式。如果干法刻蚀选择性不足或光刻对叠误差过大，来自RIE等离子体的离子轰击会磨损保护性氮化硅栅极顶盖。当随后沉积接触阻挡层和填充金属（如钛、钴或钨）时，金属填入被磨损的顶盖区域，导致接触插层与栅极电极之间形成直接的电气短路。

   对叠偏移 + 选择性不足：
   [SAC氧化层刻蚀] ---> 磨损氮化硅顶盖 ---> 暴露栅极金属 ---> [金属沉积] ---> 栅极至接触极短路

接触电阻异常升高

为了最大化对氮化硅的选择性，氟碳等离子体通常在接近聚合临界点的条件下运行。如果C/F气体比例过高，碳质聚合物残留物会在接触沟槽底部积聚，阻碍与硅化物的电气接触。此外，晶圆传输过程中暴露于环境氧气会导致硅源/漏极表面重新生长原生氧化层，加宽肖特基势垒并引发严重的接触电阻异常升高。

填孔空洞

在狭窄的高宽高比沟槽中，SACOx沉积可能会发生顶部封口（pinch-off），在内部尚未填满前就封住了沟槽顶部。后续的化学机械抛光（CMP）或接触刻蚀会打开这些隐蔽空洞，使抛光液或接触金属渗入，从而引发金属间短路和寄生漏电路径。

寄生电容

由于SACOx是直接分隔导电接触插层与栅极电极的介电介质，其介电常数决定了寄生栅源（Cgs）和栅漏（Cgd）电容。为了减少高速电路中的RC延迟，先进整合方案在侧墙或ILD结构中引入了低k介电材料，尽管低k薄膜与热氧化层相比机械强度较低，且化学刻蚀选择性较差。

---

技术制程节点演进

  28nm 平面节点               14nm FinFET 节点              7nm / 5nm 节点及以下
  (平面 CMOS)                (3D FinFET 架构)              (EUV + EUV EPE 控制)
  - 具备光刻对准容差           - 强制采用 SAC 方案            - 原子层刻蚀 (ALE)
  - 标准 SAC 氧化层           - 保形 ALD 填孔              - 低-k 侧墙整合

28nm 平面节点

在28nm平面技术节点，常规的光刻对准裕量对于较松弛的逻辑节距通常是足够的。然而，在SRAM阵列等高密度存储结构中，很早就采用了带有氮化硅顶盖的早期SAC方案，以最大化单元密度并防止对准引起的良率损失。

14nm FinFET 节点

随着14nm节点向3D FinFET架构的转型，在紧密排列的3D栅极电极之间连接狭窄的鳍片使得SAC工艺在整个逻辑设计中成为强制要求。光刻对叠容差小于接触通孔的直径。SACOx的沉积从传统CVD转向保形SACVD和ALD，以确保在复杂3D拓扑结构周围实现无空洞填孔。

7nm 节点及以下

在7nm节点及以下，极紫外（EUV）光刻提高了单次曝光分辨率，但边缘位置误差（EPE）预算依然紧张。为了在不损坏超薄氮化硅侧墙的情况下刻蚀超高密度接触通孔，引入了原子层刻蚀（ALE）以实现埃级精度的去除控制。接触金属化转向钴或钌，需要使用能够保护周围SACOx完整性的阻挡层去除化学工艺。

---

相关工艺

SACOx工艺整合与多项前道（FEOL）和中道（MOL）制造步骤紧密配合：

• 高K金属栅（HKMG）整合：SACOx沉积后的热处理必须遵循二氧化铪和功函数金属叠层的严格热预算，以防止氧空位生成和阈值电压漂移。
• 化学机械抛光（CMP）：SACOx沉积后，介质CMP将氧化层抛光平整至栅极顶盖顶部，为接触光刻准备平整表面。抛光过度会磨薄保护性氮化硅顶盖，而抛光不足则会留下阻碍接触刻蚀的氧化层残留。
• 铜双大马士革：嵌入SACOx中的接触层充当主要的垂直互连，将FEOL活性硅区域与后道（BEOL）通过铜双大马士革工艺形成的M1金属线连接起来。
• 离子注入：源/漏极区域在接触金属化前会接受重离子注入，形成重掺杂界面以减小势垒宽度并降低接触电阻。作为工艺监控手段，接触电阻通常在长接触链结构中进行测量 [T1]。

---

未来展望

随着半导体工业从FinFET向全环绕栅极（GAA）纳米片及互补晶体管（CFET）演进，用于接触极放置的物理空间进一步收缩。为了应对EPE挑战，研究人员正在开发区域选择性沉积（ASD）技术。通过利用自组装单分子层（SAMs）选择性地钝化金属或介质表面，SAC氧化物或侧墙材料的自下而上生长可以精准定向在目标材料上，从而减少亚2nm节点对激进光刻对准裕量的依赖。