1.引言
铜双大马士革工艺是一种基础的后段工艺(BEOL)金属化技术，在单次铜填充和化学机械抛光(CMP)步骤中同时形成金属通孔和金属沟槽互连。与直接沉积和刻蚀金属膜的方法不同——这种方法对铜不适用，因为Cu的干法刻蚀会产生非挥发性副产物——该工艺改为首先在介电层中刻蚀所需的几何形状，用铜填充，然后通过CMP去除多余金属，使铜仅保留在凹陷特征内。"双"这个术语将这种方法与单大马士革工艺区分开来，在单大马士革工艺中，通孔和线条在不同的序列中形成；在一个金属化周期中组合两者可以降低工艺复杂性并改善层间接触可靠性。采用铜而不是铝的动力牢固地基于器件物理。铜的电阻率大约比铝低40%，其对电迁移的抗性——由电子风力驱动的金属原子逐渐位移——明显优越。随着器件缩放使导线截面积变小，互连堆栈中的电阻和电容寄生参数日益主导电路速度和功耗，而不是晶体管本身。铜与低介电常数(低-k)层间介电质(IMD)的结合解决了会限制前段工艺(FEOL)性能收益的电阻-电容(RC)延迟问题。铜在1997年左右被工业引入，并迅速取代了关键布线级的铝。现代芯片中的后段工艺金属化由许多堆叠的金属层组成。较低的层级使用更细的导线进行本地信号路由，而上层则承载功率和全局信号，金属逐步变厚。中间金属层级——位于细密本地互连和厚重全局导线之间的层级——特别具有挑战性，因为它们必须同时平衡导线电阻、通孔电阻和布局密度。因此，理解铜双大马士革的物理学、集成逻辑和失效模式对任何从事先进互连技术工作的工程师都是至关重要的。
2.物理学与机制
2.1 为什么选择铜以及为什么选择大马士革工艺*（工程实践）*？
在原子层面，电迁移源于导电电子与金属晶格原子之间的动量转移，这导致沿电流方向的净原子通量。铜的面心立方晶格和相对于铝更高的熔点转化为更高的该过程激活能，在相同的电流密度下显著延长了中值失效时间。阿伦尼乌斯扩散关系——其中扩散系数随激活能与热能比例的指数增长——说明了为什么激活能的微小增加会产生巨大的可靠性收益。这种相同的物理学原理也是需要扩散阻挡层的基础：铜原子在二氧化硅和有机低-k介电质中快速扩散，产生深能级陷阱，降低晶体管特性并导致介电泄漏。因此，在铜填充前共形沉积氮化钽(TaN)和钽(Ta)等阻挡材料，完全封装铜，使互连与周围介电质解耦。
2.2 电化学沉积作为填充机制
使铜双大马士革工艺在高纵横比条件下可制造的机制是自下而上的电化学电镀(ECP)，也称为铜电化学沉积。在ECP中，酸性硫酸盐电解质中的铜离子在晶圆表面(作为阴极)被还原，反应为Cu²⁺ + 2e⁻ → Cu⁰。该工艺受法拉第电解定律的控制，该定律将沉积的质量与通过的电荷线性相关，但沉积的空间分布由电镀液中的有机添加剂控制。抑制剂吸附在场(顶部)表面并在那里延缓沉积，而加速剂集中在沟槽和通孔的底部，产生局部沉积速率增强，驱动自下而上的无空隙填充。这种超共形填充行为至关重要：没有它，特征开口处的收缩会在金属内部造成空隙，产生高电阻或开路路径。
2.3 CMP平面化
在ECP之后，晶圆表面覆盖厚重的铜负担，必须去除以隔离相邻线条。CMP通过化学软化和机械磨蚀的协同组合实现这一目标。浆料中的化学成分——氧化剂、络合剂、抑制剂——将铜表面转化为软化程度更高、更容易磨蚀的反应产物。抛光垫和磨料颗粒随后通过局部压力和相对速度控制的普雷斯顿方程描述的速率机械去除该层。由于去除速率取决于局部图案密度和地形，密集金属线区域和孤立线区域的抛光方式不同，导致凹陷(铜表面位于介电质以下)和侵蚀(金属和周围介电质的联合损失)。这些抛光不均匀性直接转化为导线截面积和电阻的变化。
2.4 阻挡层和种子层的作用
因此，双大马士革特征内的物理堆栈是分层复合结构：介电质形成结构支架，TaN/Ta阻挡层防止铜扩散并提供粘合力，由物理气相沉积(PVD)或离子金属等离子体沉积沉积的薄铜种子层为ECP提供导电的起始表面，本体铜填充完成特征。每一层具有不同的物理功能，其总厚度相对于总特征宽度的组合厚度决定了互连的有效电阻率——随着线条尺寸缩小，这一考虑变得更加关键。
3.工艺原理
3.1 刻蚀序列
双大马士革结构可以通过多种集成序列进行图案化，最常见的是通孔优先和沟槽优先。在通孔优先双大马士革中，通孔首先在介电层堆栈的下部进行光刻定义和刻蚀；牺牲填充或硬掩膜随后保护通孔，同时将沟槽图案暴露并刻蚀到上部介电质中。刻蚀停止层——通常为致密氮化物或碳化物膜——定义通孔深度和沟槽深度之间的边界，确保两个特征按照正确的几何形状形成，不会过度刻蚀。沟槽优先则颠倒了这个序列，在某些图案密度情况下可提供优势，但在后续通孔刻蚀期间引入沟槽侧壁损伤的风险。参数效应的方向性在此很重要*（工程实践）*。增加沟槽刻蚀化学对刻蚀停止层相对于本体低-k介电质的选择性降低了通孔穿透和底面CD损失的可能性。增加通孔的纵横比——更高更窄——放大了光刻胶特征在显影期间的机械不稳定性，这是毛细力驱动的崩塌机制，随着尺寸缩小变得灾难性。更高的图案密度在局部加载刻蚀化学，降低密集区域相对于孤立区域的刻蚀速率，因此必须在设计中预期与布局相关的刻蚀偏差。
3.2 ECP厚度及其下游后果
一个关键的集成洞察是，铜ECP目标厚度不是自由选择的，而必须作为系统参数进行优化。随着ECP负担厚度的减少，电镀期间图案相关的电流密度不均匀性增加，导致ECP后表面地形的更大局部变化——特别是，密集与稀疏图案区域上的更高阶梯高度(SH)和阵列高度(AH)。这个表面不均匀性随后由CMP步骤继承：进入CMP的更明显的地形导致抛光后更大的凹陷和边缘不均匀性，这拓宽了金属线电阻的分布。相反，过度增加ECP厚度通过增加铜废料和更长的CMP时间增加成本，同时不会按比例改善平面度。因此，最优ECP厚度代表了一个平衡点，其中CMP后平面度可接受，凹陷最小化，铜废料被控制。
3.3 CMP和多层非平面度累积
一个微妙但关键的集成效应是，来自一个金属层级的非平面度可以向上传播到堆栈中。在凹陷或侵蚀的铜表面上共形沉积的层间介电质(IMD)继承该地形。当下一个双大马士革层级在这个非平面IMD上进行图案化时，光刻胶涂层在厚度上不均匀，降低了光刻焦点和关键尺寸(CD)控制。在上层级铜填充和CMP之后，铜和阻挡金属的残留物可能被困在地形凹陷中，通过过度抛光清除这些残留物导致升高区域上的线条损失高度。这种非平面度放大级联激励了中间介电质CMP步骤的插入和虚拟金属填充的使用，以均匀化图案密度并限制地形堆积。使用虚拟填充维持局部覆盖均匀性本身由设计规则管理，这些规则平衡CMP均匀性与寄生电容罚分。
3.4 阻挡层完整性和通孔电阻
在通孔层，阻挡层占据总通孔截面积的相当大的比例，随着尺寸缩小。由于TaN和Ta的电阻率明显高于铜，阻挡层贡献了不可忽视的串联电阻。这个串联电阻部分掩盖了不同导体金属在通孔层级的内在电阻率差异——当比较钴(Co)和铜(Cu)通孔结构时直接观察到这种现象，其中Co/Cu通孔电阻比小于Co/Cu线电阻比，正是因为两者共享相同的高电阻率阻挡层贡献。减少这种效应的策略包括变薄阻挡层——这需要更高质量的阻挡材料或替代沉积方法，如原子层沉积(ALD)——或采用由选择性金属沉积实现的无阻挡层互连方案。
4.挑战与失效模式
4.1 空隙形成和填充不完全
最灾难性的填充缺陷是通孔或沟槽内部的空隙，它产生开路或高电阻路径。当ECP添加剂化学无法维持自下而上的填充时会形成空隙——例如，如果高纵横比特征底部的加速剂耗尽允许侧壁和开口在底部完全填充之前关闭，就会产生接缝。类似地，通孔下侧壁上阻挡层或种子层台阶覆盖不足会导致没有导电核位表面的区域，导致ECP仅在覆盖区域启动并留下未填充的口袋。随着特征缩小和纵横比增加，无空隙填充的裕度不断变窄。
4.2 铜扩散和介电质污染
铜在硅和二氧化硅中是快速扩散体，它产生强烈降低硅器件少数载流子寿命的中隙态。如果阻挡层具有针孔、晶界路径或在通孔角落和侧壁底部覆盖不足，铜可以在电偏压和升高温度下迁移，最终到达前段工艺(FEOL)有源区域并导致器件失