技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
先进半导体制造中氮掺杂碳化物的基本原理
在不断追求尺寸微缩和器件性能提升的过程中，半导体工业高度依赖于新型薄膜材料的工程化应用。氮掺杂碳化物（NDC）作为现代集成工艺的基石之一，已经崭露头角。
原子界面的工程化：先进半导体制造中成核层的原理、机制与集成
在对器件尺寸缩减和性能提升的不懈追求中，半导体制造已从大块材料加工转向原子尺度的界面工程。这一转变的核心在于成核层（nucleation…
先进CMOS集成中应力记忆技术与图形应力工程的基本原理
在先进半导体制造中，为了维持硅基集成电路的性能微缩轨迹，需要超越单纯的尺寸缩减，对材料的物理特性进行工程化控制。
先进半导体制造中光刻胶去除的技术原理：机制、挑战与节点演进
在现代集成电路（IC）制造中，光刻是实现空间图形化的主要机制，用于定义晶体管、接触孔和互连线的关键尺寸。光刻胶层经曝光和显影后，会在随后的图形转移或化学改性步骤中充当临时牺牲掩模。
掌握 PMOS 轻掺杂漏极（PLDD）：器件物理、工艺集成与纳米级演进
PMOS 轻掺杂延伸区可降低局部电场，但要权衡电阻。现有 40nm 流程标注的是 NMOS LDD，并非 PMOS LDD 步骤。
先进半导体制造中多晶硅的基本原理
多晶硅（Polycrystalline silicon，常简称为 polysilicon 或 poly-Si）是现代半导体制造中最基础的材料支柱之一。
先进半导体图案化中自对准阻挡掩模集成的原理
随着集成电路 (IC) 尺寸缩小至 7nm 以下，传统光学光刻技术因受限于光衍射和光学对比度约束，面临着严峻的物理极限。
先进半导体光刻中自对准多重图案化 (SADP) 的基本原理
随着半导体行业不断突破密度和性能的物理边界，传统光刻工具已遇到基本的解析度极限。根据瑞利判据（Rayleigh criterion），光学成像系统的最小可分辨间距受到曝光波长和投影物镜数值孔径 (NA) 的限制。
自对准四重图形化（SAQP）：一次曝光如何变成四倍图形密度
自对准四重图形化（SAQP）用两轮侧墙循环把一次光刻变成四倍图形密度：最终线宽由沉积薄膜厚度决定，而不是光学分辨率。
碳氧化硅（SiCON）：物理原理、薄膜沉积与先进节点集成
在对摩尔定律的不懈追求中，半导体制造已从基础的材料优化演变为复杂的多组分非晶薄膜工程。用于硅基薄膜的传统化学气相沉积技术通常依赖硅烷等自燃或有毒气体 P1。
掌握单大马士革工艺：工艺物理、集成原理及先进制程演进
几十年来，集成电路（IC）的持续微缩推动了计算速度、能效和封装密度的提升。随着金属氧化物半导体场效应晶体管（MOSFET）有源栅极尺寸的缩小，主要的性能瓶颈从固有晶体管开关延迟转移到互连电阻-电容（RC）延迟。
源漏极凹槽深度解析：物理原理、工艺机制与先进节点集成
简介 在现代互补金属氧化物半导体（CMOS）微缩中，保持静电控制并同时最小化寄生电阻是器件物理学家和工艺工程师面临的最关键挑战之一。