引言
在对摩尔定律的不懈追求中，半导体制造已从基础的材料优化演变为复杂的多组分非晶薄膜工程 。随着晶体管尺寸的持续缩小，传统介电材料的物理局限性已成为器件性能和可靠性的主要瓶颈 。碳氧化氮化硅（SiCON，通常也作为氮掺杂 SiCOH 集成）已成为一种关键材料体系，用于解决前段工艺（FEOL）和后段工艺（BEOL）中的这些挑战 。
从历史上看，二氧化硅（$SiO_2$）因其热稳定性和简单的工艺处理，曾是通用的介电材料 。然而，随着金属互连线之间距离的缩小，相邻导线之间的寄生电容导致了严重的电阻-电容（RC）延迟、信号串扰以及功耗升高 。这迫使工业界转向低介电常数（low-k）材料 。虽然氮氧化硅等材料通过结合氧化物和氮化物薄膜的特性提供了一个初步的过渡 ，但先进工艺节点需要一种更复杂的材料，能够同时提供低介电常数、高机械强度和稳健的扩散阻挡性能 [P1, P2]。SiCON 通过将硅、碳、氧和氮整合到一个非晶网络中填补了这一技术空白，使工艺工程师能够以空前的精度调整电学、化学和机械性能 [P2, P4]。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Silicon Full Trench Etch (Anisotropic)
在 40nm BSI CMOS Image Sensor 中，“silicon carbon oxynitride”对应 F_DTI 模块的第 16 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
物理与机制
SiCON 和氮掺杂 SiCOH 的宏观性能从根本上取决于其原子尺度的配位、化学键合环境和薄膜密度 [P1, P4]。
非晶网络与键合态
SiCON 是一种非晶态的多组分材料，其中硅作为中心配位物质 。在此网络中，硅与不同比例的氧、氮、碳和氢相连 。薄膜的物理行为由这些特定键合的竞争和分布决定：
- Si–O 键： 提供高热稳定性和电绝缘性 。然而，Si–O 网络的高极化率限制了介电常数进一步降低的空间 。
- Si–N 键： 增强了薄膜的物理密度和机械模量 。它们也是抵御金属离子（如铜）和氧物质扩散的主要屏障 [P2, T2]。
- Si–C / Si–CH₃ 键： 碳的引入（特别是以末端甲基（$-CH_3$）形式）降低了网络的整体密度并降低了离子极化率，从而降低了介电常数 。碳也可以直接引入到网络骨架中（例如 $Si-CH_2-Si$ 或 $C(Si)_4$），与末端甲基相比，这提高了对等离子体损伤的机械抵抗力（工程实践）。
- Si–H / N–H 键： 通常作为沉积前驱体的残留物存在，影响薄膜的光学带隙和化学稳定性 。
介电极化与折射率
根据介电极化理论，材料的介电常数（$k$）取决于其总极化率（$\alpha$），即电子极化率（$\alpha_e$）、离子极化率（$\alpha_i$）和取向/偶极极化率（$\alpha_d$）的总和，以及其物理密度 ：
$$\alpha = \alpha_e + \alpha_i + \alpha_d$$
为了实现低介电常数，工程师必须同时降低化学键的离子极化率和本体材料的物理密度 。在氮掺杂 SiCOH 中，用极化率较低、体积较大的有机硅基团取代高极化率的 Si–O 键，可降低单位体积的净极化率 。此外，引入可控孔隙率（产生纳米级空隙）能显著降低有效介电常数 [P1, A2]。孔隙率、基体组成与折射率之间的关系通过有效介质近似（EMA）建模，证明增加空隙（包含空气/真空且 $k \approx 1$ 的孔）的体积分数会系统地降低有效折射率和本体介电常数 。
此外，非晶 SiCON 网络可以在二氧化硅和氮化硅的特性之间连续调节其能带结构和光学性质 。随着氮和碳的引入，光学带隙减小，折射率线性增加，这反映了非晶网络电子态和密度的系统性调制 [P3, T1]。
工艺原理
以精确的化学计量比控制和高度均匀的性能沉积 SiCON，需要先进的气相沉积技术 。两种主要的沉积途径是等离子体增强化学气相沉积（PECVD）和原子层沉积（ALD）[P1, P2]。
PECVD 动力学与前驱体化学
PECVD 是用于沉积层间介质和覆盖层的主流高产出率方法 [P1, P2]。该工艺依赖于引入有机硅前驱体（如四甲基环四硅氧烷，TMCTS），其包含现成的 Si–O–Si 环状骨架和末端甲基，从而在沉积过程中保持 low-k 结构 。
- 前驱体解离： 在射频（RF）等离子体中，高能电子与气体分子碰撞，产生复杂的活性自由基、离子和激发态中性物质混合物 。PECVD 的低温特性得益于这些等离子体产生的自由基绕过了热化学气相沉积（CVD）所需的高热活化能 [P2, P3]。
- 竞争性表面反应： 前驱体碎片在基底表面与含氮（例如 $NH_3$、$N_2$）和含氧（例如 $N_2O$、$O_2$）共反应物发生竞争（工程实践）[P3, A2]。这些气体的相对流速决定了 SiCON 薄膜的最终原子组成 。
ALD 与自限制生长
对于需要极高阶梯覆盖率（Step Coverage）以覆盖高深宽比结构（工程实践）的先进节点，ALD 是首选 。ALD 利用连续的、自限制的表面化学反应 。SiCON 的典型 ALD 循环包括：
- 脉冲输入有机硅前驱体（例如氯化或胺化烷基硅烷）以饱和表面活性位点（工程实践）。
- 吹扫未反应的前驱体和副产物（工程实践）。
- 脉冲输入等离子体活化的氮/氧共反应物，以完成配体交换并形成 SiCON 单分子层 。
- 吹扫反应腔体（工程实践）。
工艺参数的相互作用
必须仔细平衡工艺参数以控制薄膜性能：
| 参数 | 变化方向 | 对薄膜密度及模量的影响 | 对碳含量的影响 | 对介电常数 ($k$) 的影响 |
|---|---|---|---|---|
| RF 等离子体功率 | 增加 | 增加（由于更高的离子轰击和交联） | 减少（由于有机配体过度解离） | 增加（由于薄膜致密化和碳损失） |
| 沉积温度 | 增加 | 增加（促进表面扩散和形成更致密的网络） | 减少（促进大体积有机物种脱附） | 增加（由于致密化） |
| $N_2O$ / 有机硅比例 | 增加 | 可变（倾向于形成类似 $SiO_2$ 的致密基体） | 减少（氧自由基氧化并去除碳） | 增加（由于去除了 low-k 碳基团）[P1, A2] |
| 沉积后退火 / UV 固化 | 增加 | 增加（促进剩余 Si–O–Si 网络的交联） | 减少（驱逐挥发性成孔剂以形成孔隙） | 减少（由于工程化孔隙率）[P1, A2] |
挑战与失效模式
将 SiCON 集成到有源半导体器件中会引入几种独特的物理和化学失效模式，工艺工程师必须对此加以缓解（工程实践）。
机械完整性与孔隙塌陷
为了达到超低介电常数（ULK）目标，氮掺杂 SiCOH 等薄膜依赖于高孔隙率 [P1, A2]。然而，薄膜介电常数与其机械强度之间存在根本的物理权衡 。高孔隙率减少了单位体积内承载的共价键数量，从而降低了杨氏模量 。在随后的化学机械平坦化（CMP）等步骤中，这些高孔隙率薄膜易发生机械分层、内聚剪切失效或完全的孔隙塌陷 [P1, A2]。
等离子体损伤与碳耗尽
在随后的图形化步骤中，SiCON 薄膜会暴露于各种活性等离子体中，例如用于刻蚀的含氟气体，或用于光刻胶剥离（灰化）的氧/氢基化学物质 。
- 机制： 氧和氢自由基穿透多孔 SiCON 网络，化学攻击 Si–CH₃ 键并将其转化为亲水性的 Si–OH 基团 [P1, P4]。
- 后果： 水（$H_2O$）具有极高的静态介电常数（$k \approx 80$）（工程实践）。碳的耗尽及随后从洁净室环境中吸收水分，会导致有效介电常数急剧增加（k 值漂移）并引起漏电流激增 。
原始 Low-k SiCON 灰化 / 氧化等离子体 受损的亲水薄膜
│ │ │ O* O* │ │ │
──Si─────Si─────Si── O* \ / O* ──Si─────Si─────Si──
│ │ │ (等离子体攻击) │ │ │
O O CH₃ O O OH <-- 碳损失，
│ │ (低极化率) │ │ │ 吸收水分
──Si─────Si─────Si── ──Si─────Si─────Si── (k 值增加)
高内应力与薄膜开裂
将源前驱体碎片和碳质分解副产物掺入非晶网络中会产生显著的内部拉应力或压应力 [P2, P3]。如果应力超过薄膜的内聚强度，就会发生自发性的微裂纹或剥离，特别是在与相邻金属或阻挡层的界面处 [P2, A1]。
剖面畸变与“夹断”效应
在先进的高深宽比特征中，非共形 CVD 工艺可能受限于质量传输，即前驱体在到达沟槽底部之前就已在顶部拐角处快速沉积 。这导致了“夹断”（Pinch-off）现象，在介电层中留下难以控制的大空隙或薄弱接缝，从而在电学运行中失效 [P2, A1]。
工艺节点演进
随着晶体管从平面架构向三维结构过渡，碳氧化氮化硅薄膜的作用发生了巨大转变 。
28nm 节点：层间介电质与刻蚀停止层
在 28nm 平面工艺节点，铜金属化已是标准配置，RC 延迟是互连性能的主要限制因素 。SiCOH 被引入作为主要的 low-k 层间介电质 。同时，致密的 SiCON 和碳化硅薄膜被实施为薄介电阻挡层和覆盖层，直接置于抛光后的铜线顶部，以防止铜电迁移，并作为选择性覆盖层和刻蚀停止层 [P1, P2, P4]。
14nm 节点：共形侧墙工程
在 14nm FinFET 节点的过渡中，前段工艺（FEOL）侧墙材料的需求变得极端 。传统的氮化硅侧墙具有高介电常数（$k \approx 7$），这在栅极与相邻源/漏极触点之间引入了过大的寄生电容 。工艺工程师通过共形 ALD 沉积的 low-k SiCON 侧墙取代了氮化物侧墙 。该应用要求薄膜能够承受苛刻的湿法化学清洗，作为防止掺杂物穿透的阻挡层，并提供低介电常数以最大限度地减少虚拟栅极（Dummy Gate）结构周围的寄生电容 [P2, T2]。
7nm 及后续节点：超低 k 与气隙集成
在 7nm FinFET 节点及以后，超紧凑的金属间距要求使用超低 k（ULK）材料（$k < 2.4$）。这推动了高孔隙率氮掺杂 SiCOH 的采用，其氮含量经过精确设计，既能保持对湿法刻蚀和灰化损伤的化学耐受性，又能维持较低的本体密度 [P1, P4]。
此外，为了绕过固体介电质的物理极限，先进节点开始将气隙集成到后段工艺（BEOL）金属化方案中 。在这些结构中，一种牺牲材料被沉积在金属线之间，经过图形化处理后被选择性去除，留下空隙 [A1, A2]。随后，一层薄且高度共形的 SiCON 被用作非填充式密封层来覆盖气隙，防止随后的金属沉积填充空隙，同时提供气密密封 [A1, A2]。
相关工艺
SiCON 薄膜的集成与先进半导体制造流程中的多个相邻工艺步骤高度关联：
┌─────────────────────────────────┐
│ PECVD / ALD 沉积 │ <-- 前驱体化学计量比设定初始薄膜性能
└────────────────┬────────────────┘
│
▼
┌─────────────────────────────────┐
│ 含氟干法刻蚀 │ <-- 碳/氮含量决定刻蚀速率与选择性
└────────────────┬────────────────┘
│
▼
┌─────────────────────────────────┐
│ 湿法清洗 / 灰化 (例如 DHF) │ <-- 致密的 Si-N 键保护其免受化学侵蚀
└─────────────────────────────────┘
- 干法刻蚀： 在反应离子刻蚀（RIE）过程中，SiCON 可作为高选择性掩模或刻蚀停止层 。含氟等离子体化学（如 $CHF_3$ 或 $CF_4/O_2$）下的刻蚀选择性强烈依赖于薄膜的碳氮含量 。富氧化学环境会加速掺碳氧化物的刻蚀，而致密的 Si–C 和 Si–N 键的存在增加了对化学侵蚀的抵抗力，从而实现高深宽比的精确图形化 。
- 湿法化学清洗： 干法刻蚀后，需使用如稀氢氟酸（DHF）等化学品清除残留物 。原生 SiCON 必须在 DHF 中表现出较低的湿法刻蚀速率，以避免尺寸损失或侧墙变薄，这通过优化致密的 Si–N 和 Si–C 网络结构来实现 [P2, P4]。
- 化学机械平坦化（CMP）： 沉积和金属填充后，晶圆经受 CMP 以平坦化表面（工程实践）。SiCON 必须具备足够的机械模量和附着力，以防止在 CMP 抛光垫的机械下压力下发生分层或剪切 。
未来展望
随着半导体行业迈向 2nm 以下节点，SiCON 和氮掺杂 SiCOH 薄膜的研究与开发仍在持续进行 。一个关键的新兴趋势是区域选择性沉积（ASD），即对 ALD 前驱体进行工程化处理，使其选择性地沉积在介电表面上，同时保持金属表面洁净 。这种选择性生长能力对于自对准图形化方案至关重要，旨在消除边缘放置误差（工程实践）。
此外，研究人员正在研究混合共沉积方法，将极其复杂的有机硅前驱体与可热分解的临时有机模板配对，以生成高度有序的超多孔网络 。当与先进的气隙设计相结合时，这些工程化 SiCON 材料将实现下一代 3D 堆叠架构所必需的低寄生电容和高结构可靠性 [A1, A2]。