引言
多晶硅（Polycrystalline silicon），通常简称为多晶硅（polysilicon）或 poly-Si，是现代半导体制造中最基础的材料支柱之一 [P1, T1]。与单晶硅（monocrystalline single-crystal silicon）不同，单晶硅具有完全没有晶界的连续且不中断的晶格结构，而 poly-Si 由大量密集的微小微晶或晶粒组成 [P1, T1, T2]。每个独立的晶粒都拥有其自身的局部晶格，且相对于相邻晶粒存在取向差 [T1, T2]。分隔这些晶体区域的是被称为晶界的高度无序界面 [T1, T2]。
在微电子工业中，poly-Si 长期以来一直是金属-氧化物-半导体场效应晶体管（MOSFET）器件栅电极、局部互连线、高稳定性电阻器和牺牲集成层的重要材料 [T1, T3]。其出色的热稳定性、与热生长二氧化硅的结构兼容性、优异的台阶覆盖能力以及高度可控的电学特性，使其成为超大规模集成电路（VLSI）技术的中流砥柱 。此外，在高性能集成电路之外，poly-Si 还被广泛用作太阳能光伏和用于平板显示器的薄膜晶体管（TFT）阵列中的有源层 [P1, P3, A2]。对于任何在传统技术和先进纳米级集成节点之间导航的工艺工程师而言，理解 poly-Si 的基本材料物理、沉积化学和集成机制至关重要 。
物理与机制
晶体结构、周期性势场与能带理论
poly-Si 的物理基础深植于电子在周期性晶格中的量子力学行为 。在完美的单晶硅晶格中，严格的空间平移对称性可以通过直接晶格平移矢量进行数学定义 ：
$$\mathbf{R} = m\mathbf{a} + n\mathbf{b} + p\mathbf{c}$$
根据布洛赫定理（Bloch’s theorem），这种周期性势场调制导致电子波函数具有以下形式 ：
$$\psi_{n\mathbf{k}}(\mathbf{r}) = e^{j\mathbf{k}\cdot\mathbf{r}} u_{n\mathbf{k}}(\mathbf{r})$$
这种周期性势场产生的是连续的能带，这些能带被禁带（或称能隙）隔开，而不是孤立原子所特有的离散能级 。
在 poly-Si 薄膜的每一个独立微晶内，都存在着这些相同的能带结构，这意味着其局域电学性质在定性上与单晶硅相似 。然而，晶界的存在破坏了这种完美的周期性势场 [T1, T2]。晶界代表了一个高度无序的区域，包含硅悬挂键、应变晶格结构以及集中的杂质偏析位点 （工程实践）。这些悬挂键在禁带深处引入了高密度的局域电子缺陷态，这些缺陷态作为高效的载流子陷阱和复合中心 [P2, T2]。
掺杂物理与功函数调节
硅最强大的特性之一是能够通过引入施主或受主杂质，在多个数量级范围内调节其电导率 。在本质硅中，自由载流子浓度严格由跨越禁带的热激发决定，表现为与温度相关的本质载流子浓度 ：
$$n_i = 3.9 \times 10^{16} T^{3/2} \exp\left(-\frac{0.603,\text{eV}}{kT}\right)$$
在典型的器件工作温度下，这种本质浓度远不足以支持高速晶体管开关，因此需要外部掺杂 。通过引入磷或砷等施主杂质，或硼等受主杂质，费米能级分别向导带或价带移动 。
在 poly-Si 中，掺杂原子的行为与单晶硅不同 。在沉积和随后的热处理步骤中，由于无序晶界位点提供的热力学能量状态较低，掺杂原子倾向于优先偏析到晶界处 。捕获在晶界的掺杂剂通常在电学上是不活跃的 （工程实践）。只有位于单晶晶粒内部并置换进入硅晶格位置的掺杂原子才会电离，从而贡献自由载流子浓度 。
通过对 poly-Si 进行重掺杂直至其达到简并状态，可以使其费米能级基本上与导带底（对于 $n^+$-poly-Si）或价带顶（对于 $p^+$-poly-Si）重合 。这使得 poly-Si 的功函数能够以可预测的方式进行调节 。这一特性在历史上使 poly-Si 成为理想的自对准栅电极，因为通过选择合适的掺杂种类和浓度来设定所需的晶体管阈值电压，可以精确调节栅极与硅沟道之间的功函数差 。
相变与结晶动力学
当硅在低热预算下沉积时，通常会形成非晶硅（a-Si）相，其缺乏任何长程周期性有序 [T1, T2]。将这种无序的非晶相转化为稳定的晶体 poly-Si 相，需要克服热力学能量壁垒 [P3, A1]。这种相变受成核和生长动力学支配，可以通过几种不同的机制发生：
- 固相结晶（SPC）：在高温热退火下，非晶基体内的局域结构波动为硅原子重排成稳定的晶核提供了所需的活化能 。一旦晶核形成，它就会通过消耗周围的亚稳态非晶相而生长，直到它撞击到相邻的生长晶粒，从而完成向 poly-Si 的转变 。
- 金属诱导结晶（MIC）和金属诱导横向结晶（MILC）：某些过渡金属（尤其是镍）可以显著降低非晶硅结晶所需的热活化能 [P3, A1]。当金属催化剂层与非晶硅薄膜接触时（通常由一层薄的扩散过滤器，如氮化硅 覆盖层 调节），会发生固态反应 [P3, A1]。在高温下，金属原子扩散进入硅中并形成局域金属硅化物相，例如二硅化镍（$\text{NiSi}_2$）[P3, A1]。由于 $\text{NiSi}_2$ 的晶格常数与晶体硅非常接近，硅化物析出物充当了高度匹配的外延模板 [P3, A1]。随着硅化物结节在热驱动力下横向穿过非晶硅迁移，它们会在其身后留下一条高度取向的大晶粒 poly-Si 轨迹，这一过程可以通过多个阶段进行控制，以最大限度地减少最终的金属污染 。
工艺原理
沉积化学与相位控制
poly-Si 的工业沉积几乎普遍使用化学气相沉积（CVD）或低压化学气相沉积（LPCVD）系统，这些系统提供了极佳的台阶覆盖率和批处理效率 。主要的先驱气体是硅烷（$\text{SiH}_4$），它在加热的晶圆表面发生热解分解 。基本的化学反应顺序包括硅烷分子的吸附、氢原子的连续损失以及硅结合到固体薄膜中并伴随分子氢气的脱附 （工程实践）：
$$\text{SiH}_4\text{(g)} \rightarrow \text{Si(s)} + 2\text{H}_2\text{(g)}$$
所得薄膜的形貌和晶粒结构对沉积温度和先驱气体分压高度敏感 。
沉积温度（增加 →）
低温 高温
----------------------------------------------------------------------------
非晶（a-Si） | 过渡窗口 | 多晶（poly-Si）
无长程有序 | 混合相 / 柱状 | 高度结晶
高度无序 | 开始成核 | 柱状晶粒结构
如果沉积温度保持在临界过渡窗口以下，吸附硅物种的表面迁移率过低，无法在被后续原子掩埋前找到有序的晶格位置，从而形成非晶薄膜 。当温度升高到该过渡窗口以上时，表面迁移率增加，足以在沉积过程中立即发生晶粒成核和生长，从而产生原位沉积的 poly-Si 薄膜 。过渡温度并非固定不变；它会随着硅烷分压的降低而降低，因为较低的沉积速率为吸附的硅原子提供了更多的时间，在被后续层覆盖之前迁移并组织成晶体晶格 。
晶粒尺寸调节与热预算
对于原位沉积的 poly-Si，平均晶粒尺寸在很大程度上取决于沉积条件和薄膜厚度 。在典型 LPCVD 温度下沉积的未掺杂 poly-Si 薄膜表现出柱状晶粒结构，其中晶界主要沿垂直于衬底界面的方向延伸 。较厚的薄膜和较高的沉积温度通常会导致更大的平均晶粒直径，因为系统拥有更多的热能和体积来支持晶粒生长 。
或者，通过首先在低温下沉积非晶硅，随后通过高温热退火将其结晶来制造 poly-Si，会产生截然不同的微观结构 。从非晶前驱体成核的晶粒生长得显著更大，并且比原位沉积的 poly-Si 表现出更少的柱状、更各向同性的形貌 。这是因为非晶相中的成核速率相对于晶粒生长速率较低，从而允许少量晶核在相互碰撞之前进行广泛生长 。
掺杂物质在随后的热处理过程中也会对晶粒生长动力学产生巨大影响 。高浓度的 n 型掺杂剂（如磷或砷）会显著增强硅的自扩散，导致高温退火过程中晶界快速迁移，平均晶粒尺寸大幅增加 。相反，某些杂质（如氧、氮或高浓度的碳）的存在可以钉扎晶界，抑制晶粒生长，即使在很大的热预算下也能稳定较小的晶粒结构 （工程实践）。
氢稀释与替代沉积工艺
在需要在低热预算下于替代衬底上生长高结晶度薄膜的特殊应用中，会采用热丝化学气相沉积（HWCVD）等替代沉积技术 。在此过程中，先驱气体（通常是与高比例氢气稀释的硅烷）由位于衬底上游的加热灯丝或导线进行热裂解 。这种热裂解产生高活性的硅自由基和大量的原子氢流 。
原子氢发挥了关键的双重作用：它增强了衬底上的表面反应动力学，并选择性地蚀刻掉弱键合、无序或非晶相的硅 。这种对非晶相的持续原位选择性蚀刻，使得高度结晶、大晶粒的 poly-Si 薄膜能够在远低于传统热 LPCVD 系统所需的温度下生长 。
挑战与失效模式
金属污染与载流子寿命退化
与 poly-Si 金属诱导结晶相关的一个最持续的失效模式是残留催化剂金属的保留 。虽然像镍这样的金属在降低热结晶壁垒方面非常有效，但有源器件区域内任何残留的金属离子都会带来严重的安全隐患 [P3, A1]。由于过渡金属在硅晶格中快速扩散，它们倾向于积聚在高度无序的晶界处，或在有源沟道区域形成局域硅化物析出物 。
这些金属杂质在硅禁带内引入了深能级 。这些深能级态作为高活性的复合中心，显著缩短了载流子寿命，并导致结漏电流大幅增加 。在薄膜晶体管应用中，这会导致关态电流升高、亚阈值摆幅变差以及整体器件性能下降 。缓解这一问题需要复杂的、多步骤的退火工艺和精确的图形化步骤，以物理分离并蚀刻掉富含金属的边界区域 。
栅耗尽效应
随着技术节点的缩小，MOSFET 中栅极电介质的厚度被缩减至仅有几个原子层 。在这种情况下，poly-Si 栅电极的物理特性开始通过所谓的栅耗尽效应限制晶体管性能 。
当电压施加到 poly-Si 栅极以开启晶体管沟道时，电场将多数载流子吸引向栅极-介质界面 。如果该界面附近的 poly-Si 中活性掺杂浓度不足，栅电极本身内部就会形成一个薄的耗尽区（不含自由载流子） 。
该栅耗尽区相当于一个与栅极氧化层串联的无用介电层，有效地增加了栅堆栈的整体等效氧化层厚度（EOT） 。EOT 的增加降低了栅电容，削弱了对沟道的静电控制，并导致晶体管驱动电流严重下降 （工程实践）。
掺杂剂穿透与热不稳定性
在制造 p 沟道 MOSFET 时，poly-Si 栅极被重掺杂硼，以将其功函数与硅价带对齐 。然而，硼是一种在硅和二氧化硅中迁移率极高的掺杂剂，特别是在暴露于栅图形化步骤之后的高温热预算时 。
在这些高温步骤中，硼原子很容易穿过 poly-Si 晶界，穿透薄栅极电介质，并进入下方的硅沟道区域 。这种掺杂剂穿透会改变晶体管的阈值电压，增加栅氧化层中的电荷俘获，并降低沟道载流子迁移率 。为防止这种情况，通常会在栅电介质中加入氮，形成阻挡硼扩散的氮氧化硅阻挡层，或者严格限制栅后工艺流程的热预算 。
技术节点演进
高性能时代：从 28nm 平面到 FinFET 架构
在 28nm 平面工艺 28nm Planar Flow 等平面技术节点中，重掺杂 poly-Si 的栅耗尽效应、硼穿透和栅电阻成为了缩小的主要障碍 。这迫使工业界从传统的 poly-Si 栅电极转向高 k 金属栅（HKMG）技术 （工程实践）。
随着 HKMG 的引入，poly-Si 作为有源栅电极在很大程度上被功函数金属堆栈与二氧化铪等高 k 电介质的组合所取代 （工程实践）。然而，poly-Si 并未从栅极模块中消失；相反，它被重新利用了 （工程实践）。在“后栅极”（gate-last）或替代金属栅（RMG）集成流中，poly-Si 被作为临时的、牺牲性的 伪栅极 电极沉积 。
牺牲伪栅极集成（后栅极）
[ 牺牲 Poly-Si ] [ 功函数金属 ]
[ (伪栅极) ] [ & 低阻金属栅 ]
| |
v v
[ 高温 S/D 退火 ] ====> [ 去除 Poly-Si & 填充 ]
(保护高-k 堆栈) (防止热损伤)
在这种 RMG 集成方案中，牺牲 poly-Si 栅极被图形化，所有的源/漏高温激活退火都在伪栅极就位时执行 。由于精密的功函数金属在这些高温步骤中并不存在，它们免受了热降解的影响 （工程实践）。在高温热预算完成后，牺牲 poly-Si 伪栅极被选择性蚀刻掉，留下高深宽比的沟槽，随后填充最终的低电阻金属栅堆栈 （工程实践）。
3D 缩小时代：14nm 至 7nm FinFET 及更高
随着行业演进至 14nm FinFET 和 7nm FinFET 节点，对牺牲 poly-Si 伪栅极的结构要求变得异常苛刻 。伪栅极必须在高度非平面的三维硅鳍片结构上沉积，且不能留下任何物理空洞 。这一要求对 poly-Si 沉积工艺的保形性和台阶覆盖率提出了极高要求 。
为了在这些极其狭窄、高深宽比的结构中实现无空洞间隙填充，工艺工程师依赖于高度优化的 LPCVD 工艺 。沉积参数必须仔细平衡：降低温度以降低相对于先驱气体质量传输速率的表面反应速率，并优化硅烷分压以确保粘附系数保持极低，从而允许先驱气体分子在反应前深入渗透到狭窄的鳍片间隙中 。
除了作为牺牲栅极材料的角色外，poly-Si 在这些先进节点中还被用于其他关键结构，如接触塞、局部互连路由以及高稳定电阻器等特殊无源元件，其电阻通过精确的离子注入剂量进行调节 [T1, T2]。
相关工艺
将 poly-Si 集成到完整的半导体工艺流程中，需要与几个相邻工艺步骤紧密协调：
- 湿法清洗：在沉积 poly-Si 之前，必须对晶圆表面进行精细清洗，以去除有机污染物、金属杂质以及在暴露的硅表面自然形成的本征氧化层 。这通常使用专门的湿化学组合实现，包括 稀氢氟酸 (DHF) 以剥离本征氧化层并露出高度均匀、氢封端的硅表面 。这种预清洗至关重要；任何残留的本征氧化层都可能充当扩散阻挡层，导致随后的高温步骤中出现不均匀成核、高接触电阻或结构剥离 （工程实践）。
- 硅化：为了最大限度地降低 poly-Si 互连、栅极或源/漏区域的接触电阻，采用了自对准硅化物（salicide）工艺 [T3, A1]。将过渡金属直接沉积在图形化的 poly-Si 表面，并进行快速热退火，推动形成低电阻率金属硅化物层的固态反应 [T3, A1]。根据技术节点和热预算限制，这通过形成 钴硅化物 或 镍硅化物 来实现 [T3, A1]。
- 光刻与干法刻蚀：poly-Si 特征的图形化需要高分辨率光刻与高选择性、各向异性干法刻蚀相结合 。poly-Si 的干法刻蚀通常在高密度等离子体反应器中使用卤素基化学品（如氯气 ($\text{Cl}_2$) 或溴化氢 ($\text{HBr}$)，并混合氧气和氦气）执行 。刻蚀过程必须具有高度的方向性以实现垂直的侧壁轮廓，并且必须对下方的薄栅氧化层或隔离结构表现出极高的选择性，以防止穿通和衬底损伤 。
未来展望
展望半导体制造的未来，poly-Si 仍然处于几个高度活跃的研究和工业发展领域的核心 。在先进平板显示领域，业界正强力推动将高迁移率低温多晶硅（LTPS）TFT 与高透明度、低漏电的氧化物半导体 TFT 共集成在同一显示面板上 。这种混合集成允许显示栅极驱动电路利用 LTPS 的高载流子迁移率进行高频操作，同时利用低功耗、低漏电的氧化物 TFT 驱动单个显示像素，从而显著降低整体功耗 。
此外，随着工业界向单片三维集成电路（M3D）过渡（即多个有源晶体管层垂直堆叠在单个硅芯片上），poly-Si 准备发挥关键作用 。由于在不熔化下方金属互连线的情况下，上方器件层无法经受常规单晶晶圆制造中使用的高温，因此在低温下沉积非晶硅并使用局域超快激光结晶技术将其结晶为高度结晶的 poly-Si，是实现高性能上方晶体管沟道的一项领先候选技术 。通过沉积化学、结晶动力学和缺陷钝化的不断改进，poly-Si 无疑将继续作为使能下一代微电子器件的基础材料 。