先进半导体制造中多晶硅的基本原理

引言

多晶硅（Polycrystalline silicon，常简称为 polysilicon 或 poly-Si）是现代半导体制造中最基础的材料支柱之一。与具有连续无中断晶格且无晶界的单晶硅不同，poly-Si 由大量密集的微小微晶或晶粒组成。每个独立的晶粒都拥有其局部的晶格，且相对于相邻晶粒存在取向差。分隔这些晶体区域的是被称为晶界的高度无序界面。

在微电子工业中，poly-Si 长期以来一直是器件制造的关键材料。在 CMOS 技术中，它被用作栅电极，并且也用于局部互连线和电阻器 [T1]。其热稳定性、与热生长二氧化硅的结构兼容性、良好的台阶覆盖能力以及可控的电学特性，使其成为集成电路技术的中流砥柱。在高性能逻辑电路之外，poly-Si 还被用作太阳能光伏和平板显示器薄膜晶体管（TFT）阵列中的有源层。理解 poly-Si 的材料物理、沉积化学和集成机制对半导体工艺工程至关重要。

物理与机制

晶体结构、周期性势场与能带理论

poly-Si 的物理基础源于电子在周期性晶格中的量子力学行为。在完美的单晶硅晶格中，空间平移对称性由直接晶格平移矢量定义：

R = ma + nb + p*c

根据布洛赫定理，这种周期性势场调制给出的电子波函数形式为：

psi_nk(r) = exp(i * k . r) * u_nk(r)

这种周期性势场在晶格中产生了被禁带隔开的连续能带，而非孤立原子的离散能级。

在 poly-Si 薄膜的每个独立微晶内部，局域电学性质在定性上与单晶硅相似。然而，晶界的存在破坏了这种周期性势场。晶界代表了一个高度无序的区域，包含硅悬挂键、应变晶格结构和杂质偏析位点。这些悬挂键在禁带深处引入了高密度的局域电子缺陷态，充当载流子陷阱和复合中心。

掺杂物理与功函数调节

硅的电导率可以通过引入施主或受主杂质在多个数量级范围内进行调节。在本征硅中，自由载流子浓度由跨越禁带的热激发决定。在典型的器件工作温度下，本征载流子浓度不足以支持高速开关，因而需要进行选择性掺杂。

在 poly-Si 中，掺杂原子的行为不同于单晶硅。在沉积和热处理过程中，由于无序晶界位点能量较低，掺杂原子倾向于偏析到晶界处。捕获在晶界的掺杂剂通常在电学上是不活跃的。只有位于单晶晶粒内部并置换进入硅晶格位置的掺杂原子才会电离并贡献自由载流子导电。由于多晶硅中的杂质扩散远快于单晶硅，通常假设掺杂剂浓度在多晶硅薄膜整个厚度方向上是均匀的 [P3]。

通过对 poly-Si 进行重掺杂直至达到简并状态，可以使其费米能级靠近导带底（对于 n+-poly-Si）或价带顶（对于 p+-poly-Si）。这使得 poly-Si 的功函数能够以可预测的方式进行调节。这一特性在历史上使 poly-Si 能够作为自对准栅电极，通过调整栅极与沟道之间的功函数差来设定所需的晶体管阈值电压。

相变与结晶动力学

当硅在较低热预算下沉积时，会形成缺乏长程有序的非晶硅（a-Si）相。将非晶硅转化为晶体 poly-Si 需要克服热力学活化能垒。相变过程通过不同的动力学机制发生：

• 固相结晶（SPC）：在高温热退火下，非晶基体内的局域结构波动为硅原子重排成稳定晶核提供了活化能。晶核通过消耗周围亚稳态的非晶相而生长，直至碰撞到相邻晶粒。
• 金属诱导结晶（MIC）与金属诱导横向结晶（MILC）：过渡金属（如镍）可以降低非晶硅结晶所需的热活化能。当金属催化剂层与非晶硅薄膜接触时（通常由一层薄的扩散过滤器，如氮化硅 覆盖层 调节），固态反应会形成局域金属硅化物，如二硅化镍（NiSi2）。由于 NiSi2 的晶格常数与晶体硅高度匹配，硅化物析出物充当了外延模板。随着硅化物结节在热驱动力下横向穿过非晶硅迁移，它们在其身后留下了大晶粒 poly-Si 的轨迹。

工艺原理

沉积化学与相位控制

poly-Si 的工业沉积广泛使用化学气相沉积（CVD）或低压化学气相沉积（LPCVD）系统，这些系统提供了良好的台阶覆盖能力。主要的先驱气体是硅烷（SiH4），它在加热的晶圆表面发生热解分解：

SiH4(g) -> Si(s) + 2 H2(g)

所得薄膜的形貌和晶粒结构高度依赖于沉积温度和先驱气体分压：

                       沉积温度（增加 ->）
低温                                                          高温
----------------------------------------------------------------------------
非晶（a-Si）      | 过渡窗口          | 多晶（poly-Si）
无长程有序        | 混合相 / 柱状     | 高度结晶
高度无序          | 开始成核          | 柱状晶粒结构

如果沉积温度保持在临界过渡窗口以下，吸附硅物种的表面迁移率过低，无法在被后续原子掩埋前找到有序晶格位置，从而形成非晶薄膜。当温度升高到该过渡窗口以上时，表面迁移率增加，允许在沉积过程中立即发生成核和晶粒生长。过渡温度随着硅烷分压的降低而降低，因为较低的沉积速率为吸附的硅原子在后续层覆盖前提供了更多迁移和整理的时间。

晶粒尺寸调节与热预算

对于原位沉积的 poly-Si，平均晶粒尺寸很大程度上取决于沉积参数和薄膜厚度。在典型 LPCVD 温度下沉积的未掺杂 poly-Si 薄膜呈现柱状晶粒结构，其中晶界沿垂直于衬底的方向延伸。

先在低温下沉积非晶硅，再通过热退火将其结晶来制造 poly-Si，会产生截然不同的微观结构。从非晶前驱体成核生长出的晶粒尺寸更大，且相较于原位沉积 poly-Si 呈现出更各向同性的形貌。这是因为非晶相中的成核速率相对于晶粒生长速率较低，使得单个晶核在碰撞前能够进行更充分的扩展。

掺杂剂也会影响热处理过程中的晶粒生长动力学。高浓度的 n 型掺杂剂（如磷或砷）会增强硅自扩散，导致退火过程中晶界的快速迁移和更大的平均晶粒尺寸。相反，氧、氮或碳等杂质会钉扎晶界，抑制晶粒生长。

氢稀释与替代沉积工艺

对于需要在较低热预算下于替代衬底上生长晶体薄膜的应用，会采用热丝化学气相沉积（HWCVD）等工艺。先驱气体（硅烷与氢气稀释）通过衬底上游的加热灯丝进行热裂解，产生高活性硅自由基和原子氢。

原子氢增强了表面反应动力学，并选择性地蚀刻弱键合或非晶相硅。这种持续的原位蚀刻使得晶体 poly-Si 薄膜可以在低于传统热 LPCVD 的温度下生长。

挑战与失效模式

金属污染与载流子寿命退化

poly-Si 金属诱导结晶中的一个主要挑战是残留催化剂金属的保留。虽然镍等金属降低了热结晶垒，但有源器件区域内残留的金属离子会带来可靠性隐患。快速扩散的过渡金属容易积聚在晶界处或在有源沟道区域形成硅化物析出物。

这些金属杂质在禁带内引入深能级，作为复合中心缩短载流子寿命并增加结漏电流。缓解金属污染需要通过控制退火程序和精确图形化步骤来隔离或剥离富含金属的边界区域。

栅耗尽效应

随着栅极电介质厚度缩减至极薄的物理层，poly-Si 栅电极的电学特性通过栅耗尽效应带来了性能限制。

当 MOSFET 工作在强反型模式下时，掺杂多晶硅栅极的能带弯曲和电荷分布会形成一个薄的空间电荷区 [P5]。

该栅耗尽区充当与栅极氧化层串联的介电层，增加了总体等效氧化层厚度（EOT）。EOT 的增加降低了栅电容，削弱了对沟道的静电控制，并降低了驱动电流。

掺杂剂穿透与热不稳定性

在 p 沟道 MOSFET 中，poly-Si 栅极被重掺杂硼，以将其功函数调整至靠近硅价带。然而，在较高热预算下，硼在硅和二氧化硅中具有较高的迁移率。

在热处理过程中，硼原子容易穿过 poly-Si 晶界，穿透薄栅电介质并进入下方沟道区域。这种掺杂剂穿透会引起阈值电压漂移并降低载流子迁移率。为了抑制硼扩散，通常会在栅电介质中引入氮以形成氮氧化硅阻挡层，或严格限制栅后热预算。

技术节点演进

从平面多晶硅栅极向替代金属栅（RMG）架构演进

在 28nm 等平面节点，栅耗尽、硼穿透和栅电阻推动了从 poly-Si 栅极向高 k 金属栅（HKMG）技术的转变。功函数金属堆栈与高 k 电介质的组合取代了 poly-Si 作为有源栅电极。

然而，poly-Si 在后栅极或替代金属栅（RMG）集成流中作为临时的牺牲性 伪栅极 依然至关重要。在 RMG 集成中，牺牲 poly-Si 栅极被图形化，高温源/漏极激活退火在伪栅极就位时完成。由于精密的功函数金属在高温步骤中尚不存在，它们免受了热降解的影响。热处理完成后，牺牲 poly-Si 伪栅极被选择性蚀刻剥离，留下由最终金属栅堆栈填充的沟槽。

               牺牲伪栅极集成（后栅极）
               
      [ 牺牲 Poly-Si ]          [ 功函数金属 ]
      [     (伪栅极)    ]          [   & 低阻金属栅 ]
               |                                |
               v                                v
     [ 高温 S/D 退火 ]  ====>  [ 去除 Poly-Si & 填充 ]
     (保护高-k 堆栈)          (防止热损伤)

先进 3D 缩小时代（FinFET 与全环绕栅极）

在 FinFET 和全环绕栅极架构中，对牺牲 poly-Si 伪栅极的结构要求需要在三维硅鳍片上实现均匀沉积且不产生空洞。工艺工程师通过降低沉积温度和优化硅烷分压来保持较低的前驱体粘附系数，从而在极高深宽比的鳍片沟槽中实现无空洞间隙填充。

此外，poly-Si 还用于接触结构、局部互连路由以及通过离子注入调节电阻的无源电阻器模块。

相关工艺

将 poly-Si 集成到半导体工艺流程中依赖于多个相邻操作：

• 湿法清洗：在沉积 poly-Si 之前，晶圆会经过表面清洗，使用 稀氢氟酸（DHF）等化学品去除有机物、金属和本征氧化层。去除本征氧化层可确保均匀成核和低界面电阻。
• 硅化：为了降低 poly-Si 互连线、栅极或源/漏区域的薄层电阻和接触电阻，自对准硅化物工艺会形成如 钴硅化物 或 镍硅化物 等低电阻率层。
• 光刻与干法刻蚀：poly-Si 图形化使用光刻和在具有卤素化学品（Cl2 或 HBr）的高密度等离子体反应器中的各向异性干法刻蚀。刻蚀工艺需要高度的方向性控制以及对下方薄氧化层的选择性，以防止衬底损伤。

未来展望

poly-Si 在新兴显示和集成技术中依然发挥着作用。在平板显示制造中，低温多晶硅（LTPS）TFT 与氧化物半导体 TFT 共集成，将驱动电路的高载流子迁移率与像素开关的低关态漏电结合起来。

在单片三维（M3D）顺序集成中（晶体管层垂直堆叠），非晶硅的低温沉积以及随后的局域激光结晶能够在不超出下方互连金属层热预算的前提下实现 poly-Si 沟道的形成。